主办单位:SerialTek
时间地点:2025年3月24日至28日,美国加州南旧金山
活动类型:Pre-FYI Workshop(非正式测试预演)
标准版本:PCI Express 6.x(重点为 Gen 6.0 @ 64 GT/s)
项目 |
数量 |
测试日程天数 |
4 天(Monday–Thursday) |
参与厂商设备种类(匿名) |
8 类不同设备 |
测试 TID(Test ID) |
10 个独立 TID 测试单元 |
PCIe 6.0 相关测试条目 |
9 项明确为 Gen 6.0 @ 64 GT/s |
本次 Workshop 以探索 PCIe 6.0 初步互通为主要目标,测试内容覆盖以下几个核心方向:
✅ PCIe 6.0 PHY 层链接训练(Link Training)
✅ Equalization(EQ)协商行为与稳定性
✅ Device 与 Root Complex 间的 ACK/TLP 处理正确性
✅ 支持 G5→G6 转换机制的状态迁移验证
✅ 初步验证 Retimer / Switch / Compute Devices / Accelerator / SSD 控件设备等
多个 x16 Accelerator 设备成功在 64 GT/s速率下完成链路建立;
某些设备的 EQ 测试在单独测试通道时表现良好;
部分设备能够自动协商 G5 → G6,进入目标状态。
|
|
---|---|
Link Training 不完整 / 中断 |
|
ACK/TLP 不响应 |
|
EQ 跨通道失败 |
|
PLL未锁 / 不稳定 |
|
设备策略错误 |
|
这些问题多数集中在 多通道 EQ 协调、链路稳定性、初期协议状态机实现差异,与 PCIe 6.x 的高数据速率和 PAM4 调制技术密切相关。
x16 compute-only accelerator(多次出现)
控制器类 SoC
Storage 控制器(可能为 SSD 或 RAID 控件)
Root Complex 模拟器
Retimer/Switch 类型芯片(未显式出现但评论中提及)
测试平台由 SerialTek 提供主控/host侧接口;
使用自动化脚本与调试台记录测试窗口状态、TLP交互与链路训练日志;
未提及测试覆盖率或一致性等级,默认为 Pre-FYI 自愿测试性质。
本次 Workshop 成功完成了对 PCIe 6.x 多厂商设备的初步兼容性与链路特性探索,虽为非正式 FYI 测试,但结果显示出:
链路训练基本可达成
协议实现尚不一致
高频失效与 EQ 敏感度需重点优化
有对于PCI SIG前面两次PCI 6.0小规模测试总结感兴趣的朋友,可以下载我们4/12最新更新的白皮书12.1版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.1》,查找章节1.3。
下载链接:
https://pan.baidu.com/s/1Ms4ys0dbt66-2HVhFuHbCQ?pwd=yvwg 提取码: yvwg
如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询,请访问:访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品;或者添加saniffer公众号留言,致电021-50807071 / 13127856862,sales@saniffer.com。