该演示展示了 Marvell 使用 SerialCables 的 PCIe 6.0 switch card、Micron PCIe 6.0 SSD 和 Marvell 自家的 PCIe 6.0 retimer 搭建测试环境的实验过程：

Marvell基于PCIe 6.0的实验验证案例

在高速互连技术不断演进的背景下，美国Marvell公司展示了其PCIe 6.0信号重定时器（retimer）在实际应用场景中的卓越能力。此次实验搭建的环境，融合了多家业界领先企业的前沿产品：

• SerialCables PCIe 6.0 Switch Card：提供从主机到外设的高速通道。

• Micron PCIe 6.0 SSD：作为存储端点，承载高带宽读写测试。

• Marvell PCIe 6.0 Retimer：用于补偿链路中由线缆和拓扑复杂性带来的信号损耗，确保链路质量。

实验架构

测试起点为一台PCIe Gen5主板，通过SerialCables的Gen6主机switch卡连接至Marvell的PCIe 6.0 retimer。信号随后经由长达2米的线缆传输至Micron的PCIe 6.0 SSD端点。如此设计的目的，是故意引入显著的插入损耗（Insertion Loss），以模拟复杂布线和实际部署环境中常见的严苛条件。

实验结果

在这种苛刻条件下，链路依然能够维持约26 GB/s的传输带宽，这一数值与PCIe 6.0标准所期望的性能高度一致。借助Marvell retimer的信号恢复和均衡能力，测试中通过GUI界面还展示了其提供的眼图监控（Eye Monitor）与伪随机码序列（PRBS）测试功能，进一步证明了其在链路调优与诊断中的实用价值。

演示总结

该实验清晰地表明，Marvell PCIe 6.0 retimer能够在长距离、高插损环境下显著提升链路稳定性与性能。与SerialCables的交换卡和Micron的SSD配合使用，不仅再现了实际数据中心可能面对的复杂环境，也为PCIe 6.0在高性能计算与存储系统中的大规模部署提供了有力的验证依据。

下图是PCIe 6.0 主机卡，既可以作为RC (root complex）端，也可以做EP（end point)端。更加详细的信息可以下载本文底部的测试工具白皮书，参考章节chapter 5.1。

链接: https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y

如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。