【高清视频】PCIe低功耗L1.2到底是个什么东东？（二）

2025-12-10 10:23:55

接着昨天的视频PCIe低功耗L1.2到底是个什么东东？（一）我们今天的高清视频（总计17分钟）来讲一下SerialTek PCIe协议分析仪抓到的的含L1.2低功耗trace文件，这个可以让你更加感性地增加对于L1.2的了解。

为了方便工程师观看，我们针对本期视频添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。

PCIe L1.2 低功耗协议：一次完整的链路进入与退出过程解析

在移动端与笔记本平台广泛采用 NVMe SSD 之后，PCIe 的低功耗特性变得尤为重要。L1.1 / L1.2 是 PCIe 中最核心的深度节能状态，使系统能够在不传输数据时几乎关闭整个链路的发射端、接收端以及参考时钟，从而实现毫瓦级功耗。

本文结合抓取的真实 SerialTek PCIe Trace（低功耗 L1.2 场景），对链路如何进入低功耗、如何退出，以及整个 LTSSM 状态机行为进行逐步讲解。

一、整体界面与 Timeline：全局观察链路 60 秒行为

在本次示例中，我们记录了一段约 62 秒 的 PCIe 链路行为（CPU ↔ NVMe SSD）。界面上可以看到：

绿色代表 DLLP（Data Link Layer Packet）
蓝色代表 TLP（Transaction Layer Packet）
中间大片浅紫色区域代表链路进入低功耗 Idle（电气 Idle）状态

在 Timeline 视图中，Downstream/Upstream 的吞吐量以直观颜色亮度显示；移动鼠标滚轮即可快速放大查看数据传输细节。

二、L1.2 的本质：链路 TX/RX + RefClock + PLL 全部关闭

进入 L1.2 时，链路两端（CPU 与 SSD）会：

关闭 Transmitter（TX）
关闭 Receiver（RX）
关闭 Reference Clock（RefClk）输出
关闭 锁相环 PLL

因此，分析仪在该状态下“看不到信号”，从而无法建立时钟锁定。Trace 中这是以“未锁定（unlock）”状态呈现。

进入 L1.2 的标志事件为：

Clock Request 拉高（表示请求进入低功耗）

从视频可以看到，当 Clock Request 拉高时，Timeline 上方出现浅色区域，即链路进入深度 Idle。

三、LTSSM 状态机呈现：Detect → Polling → Config → Recovery → L0 → L1

在 LTSSM（Link Training and Status State Machine）视图中，可以看到两端（Upstream/Downstream）分别呈现出：

Detect
Polling
Configuration
Recovery
L0（正常传输）
L1 Idle（低功耗）

在多数分析仪上，L1.1 / L1.2 无法完全区分，会统一显示为 L1 Idle。

四、链路如何退出低功耗（L1.2 → L0）？

这是本次 Trace 中最核心、最精彩的部分。

当任一端（CPU 或 SSD）准备发数据时，需要：

步骤 1：Clock Request 拉低（表示需要唤醒链路）

Trace 中可以清楚看到：

Clock Request 由 1 → 0，表示退出低功耗
链路两端开始重新启动 RefClk、TX/RX、PLL

步骤 2：参考时钟恢复需要一定延时

在分析仪界面测量得出：

从 Clock Request 拉低
到 RefClock 恢复并被分析仪重新锁定

大约需要 65 微妙左右。

这 65微妙的延迟来自 NVMe SSD 的时钟恢复时间，是平台设计的重要特征。

步骤 3：链路自动进入 LTSSM Recovery → L0

RefClk 上来后，链路立即开始发送：

TS1、TS2 Training Sequence
Recovery.Lock
Recovery.Speed
最终进入 L0

之后立即可以发 DLP 流控包、TLP(Packet)、Memory Write 等。

五、链路短暂唤醒：不到 1 毫秒的小规模传输

Trace 中显示，某些业务场景链路仅需要极短交换，例如写入少量 data。此时行为如下：

L1.2 → L0 → 传输几包数据 → 立即回到 L1.2

字幕测得多次小周期：

973 微秒
874 微秒
939 微秒

也就是说：

**链路从进入低功耗 → 唤醒 → 传数据 → 再进入低功耗

整个往返仅约 0.8–1 毫秒**

这种极短周期被称为：

Frequent L1 Substate Flapping（频繁的 L1 出入）

非常典型于 NVMe 设备在系统启动、日志刷新等轻负载时的行为。

六、系统启动阶段：持续约 7–9 秒的大量传输

字幕中的笔记本电脑正在安装操作系统，因此 NVMe SSD 持续被访问。Trace 显示：

L0 长时间保持
链路不断发送读写 TLP
没有进入低功耗的必要

测到持续活动时间：7 到 9 秒

这很好地展示了 操作系统启动阶段需要从SSD读取操作系统文件阶段的高 IO 密度。

七、L1.2 实际意义与工程价值

从本次 Trace 可以总结 PCIe L1.2 的几个关键工程特点：

1. 深度省电：TX/RX/PLL/RefClock 全部关闭

是 PCIe 最节能的状态。

2. 唤醒延迟时间：典型 60–70 us

适用于对时延不敏感的客户端/移动平台。

3. 短周期业务会产生频繁进出 L1.2

平台厂商需要在 BIOS/ASPM 中细致调优。

4. 分析工具（如 SerialTek）必须正确同步 RefClk

否则无法解析 Training、DLP、TLP。

5. 真实 Trace 可以观察到流控、唤醒、训练过程的精确时间

对验证 SSD、主控、Root Complex 的电源管理策略极其关键。

八、总结：一次完整、清晰的 L1.2 低功耗示例

本文结合实际 PCIe Trace，完整展示了：

链路进入低功耗（Clock Request 拉高 → RefClk/TX/RX 关闭）
链路退出低功耗（Clock Request 拉低 → RefClk 恢复 → LTSSM Recovery → L0）
0.8–1 ms 的短暂唤醒周期
长达 7–9 秒的持续传输场景
L1.2 对实际平台节能策略的重要性

通过这些实际时序，可以更清晰地理解 PCIe L1.2 的运行机制，为消费类手机、平板电脑、SSD、笔记本厂商的调优和验证提供参考。

更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。

白皮书下载链接 (或者点击下面的二维码直接下载）：

https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y

如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。