【每日一题】PCIe 6.0下面的L0p是个什么概念？ - Saniffer - 业内最完整的总线协议分析/测试工具，PCIe/CXL/NVMe, SSD, SAS/SATA, FC, RapidIO, SRIO, NAND, DDR5/LPDDR5等等

【每日一题】PCIe 6.0下面的L0p是个什么概念？

2025-12-23 10:38:07

我们之前的文章里面经常讲L0, L1.2低功耗，有的时候偶尔提到L0s，但是自从前几年PCIe 6.0发布后经常听到一个L0p的说法，例如可能有人会问你Nvidia Mellanox CX-8网卡（PCIe 6.0 x16)是否支持L0p这样的问题。这里的L0p其实是一个非常专业、而且容易被混淆的问题。并且，L0p 在 PCIe 6.0 之后被频繁提及，很多资料讲得不清楚。下面我们来从工程师视角、协议级准确的给大家解释解释。

一、PCIe 的 L0p 到底是什么？它在“干什么”？

一句话先给结论：

L0p 不是一个新的 LTSSM 状态，而是 L0 状态下的一种“省电子行为 / 子机制（power behavior）”。

换成工程语言：

L0：链路完全正常工作状态（可发 TLP/DLLP）
L0p： 👉 仍然处在 L0 👉 不退出 L0 👉 在没有有效数据时，临时让链路进入一种“低活动 / 低功耗”的工作方式

你可以把它理解成：

“L0 内部的微型低功耗模式”

而不是像 L1 / L1.1 / L1.2 那样的 显式状态跳转。

二、L0p 具体在做什么？（从物理层 + 链路层角度）

1️⃣ L0p 不做什么（非常重要）

在 L0p 中：

❌ 不会关闭 LTSSM
❌ 不会进入 Electrical Idle
❌ 不会拉高 CLKREQ# 请求关时钟
❌ 不会丢失链路同步
❌ 不需要 TS1/TS2 重新训练

👉 所以 退出 L0p 几乎是“零时延”的

2️⃣ L0p 实际在做什么（关键点）

在 L0p 中，协议允许实现层面做以下事情（视厂商实现）：

✅ 物理层（PHY）层面

降低 TX/RX 模块的内部活动率
降低模拟前端部分功耗（bias、driver strength）
在 FLIT Mode 下减少无效 FLIT 的发送

✅ 链路层 / 数据层

减少或抑制 Idle FLIT / Idle DLLP
减少空闲时的协议维护流量
维持必要的 Flow Control 状态，但不频繁更新

你可以理解为：

链路还“醒着”，但在打盹

三、L0p 是从 PCIe 6.0 才开始出现的吗？

✔ 结论：

概念在 PCIe 6.0 才被系统性、正式地提出和强化

但要稍微展开说清楚：

🔹 PCIe 1.0 – 5.0 时代

L0：要么忙，要么发 Idle
省电只能靠：

ASPM L1 / L1.1 / L1.2

问题是：

L1/L1.2 省电好，但唤醒慢
对高带宽、低延迟系统不友好

🔹 PCIe 6.0 的背景变化（这是关键）

PCIe 6.0 引入了：

FLIT-based protocol
PAM4（功耗急剧上升）
FEC / CRC / 更复杂的 PHY

👉 结果是：

即使在“L0 空闲”时，链路功耗也非常高

如果还像 Gen5 那样一直维持 L0 Idle，对功耗是灾难。

🔹 PCIe 6.0 中的 L0p

PCI-SIG 在 PCIe 6.0 中明确提出：

需要一种：

不退出 L0
不重新训练
但能明显降低空闲功耗的机制

👉 这就是 L0p（Low-power L0 behavior）

所以你可以说：

L0p 是 PCIe 6.0 时代“被正式定义、被强烈需要”的机制

四、引入 L0p 的初衷和目标（这是设计哲学）

1️⃣ 解决一个“中间地带”的问题

之前只有两种选择：

状态	优点	缺点
L0	零延迟	功耗高
L1/L1.2	功耗低	唤醒慢（µs ~ ms）

L0p 正好填补中间空档：

低延迟 + 中等省电

2️⃣ 特别适合哪些场景？

L0p 不是为 NVMe 低速待机设计的，而是为：

GPU ↔ GPU（NVLink-like latency 要求）
CPU ↔ CXL / PCIe memory
AI / HPC / 数据中心
高频 burst 业务（几百 ns ~ 几 µs 间隔）

这些场景：

不能频繁进 L1
但 L0 idle 又太浪费电

3️⃣ 对系统功耗的意义（非常现实）

在 PCIe 6.0 / 7.0：

PAM4 + 高速 SerDes
单条 x16 链路功耗是“瓦级”

👉 如果空闲时能靠 L0p 降低哪怕 20–30%，在服务器规模就是巨大节能

五、L0p vs L1/L1.2：一句话对比

特性	L0p	L1 / L1.2
是否退出 L0	❌ 否	✅ 是
是否重新训练	❌ 否	✅ 是
唤醒延迟	ns 级	µs–ms
省电幅度	中等	极高
适合场景	高频低延迟	长时间空闲

六、一个非常重要的工程提醒

L0p 更多是“规范允许 + 厂商实现差异巨大”的机制

也就是说：

业内主流的SerialTek PCIe 6.0协议分析仪不一定明确标注 “L0p”
你看到的可能只是：

Idle FLIT 减少
链路还在 L0
功耗却明显下降

这和你前面分析 L1.2 trace 是完全不同的观察逻辑。

七、一句话总结

L0p 是 PCIe 6.0 时代为了解决“L0 太耗电、L1 太慢”而引入的 L0 内部低功耗行为机制，它不改变 LTSSM 状态、不引入重训练，但显著降低空闲功耗，是为高带宽、低延迟系统量身定做的省电方案。

最后，有人问，这L0p的"p"是某个单词缩写吗？

L0p 里的 “p” 不是一个严格定义的技术缩写（不是 power / passive / partial 的官方缩写）。
它是 PCI-SIG 有意选择的一个“语义化标记字母”，表示：L0 状态下的一种 *power-optimized / power-reduced* 行为。

更工程师一点的说法是：

p = power-optimized behavior in L0（语义含义，不是首字母缩写）

更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。

白皮书下载链接 (或者点击下面的二维码直接下载）：

https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y

如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。