深入解析阻抗匹配

在高速数字设计中，经常会遇到类似我们在实验室中观察到的现象：两个直接连接的PCIe设备无法协商到最高速率（如PCIe 6.0），而在两者之间插入一段延长线或ISI（插入损耗）板后却成功达到更高的链路速度。这看似违反直觉，因为额外的连接按理说会劣化信号。然而，正是这些额外插入的介质改变了信号通道的阻抗环境，可能改善了阻抗匹配，从而提高了信号质量。要理解其中缘由，我们首先需要搞清楚什么是“阻抗匹配”，以及阻抗对高速信号完整性意味着什么。

阻抗的概念与电阻的区别

简单来说，阻抗（通常用Z表示）是描述交流电路中电流流动难易程度的综合量，包含了电阻（电路对直流电的阻碍）和电抗（电感、电容等对随频率变化的交流电的阻碍）两个部分。阻抗的单位和电阻相同，都是欧姆（Ω），但不同于纯电阻只考虑直流情况、数值不随频率变化，阻抗是一个复数，考虑了电路元件对不同频率信号的反应：其实部是电阻，虚部是电抗。也就是说，电阻可以看作阻抗的一部分，表示对直流的阻碍；而阻抗表示在交流（高频信号）下电路对电流的总体“阻力”，包括频率相关的效应。正因为阻抗随频率变化，导线、电容、电感等器件在高频下表现出的阻碍作用都要计入阻抗之中。

举个形象的例子：电阻好比水管中的固定节流阀，对水流的阻碍不随水流的振动频率变化；而阻抗则更像包含弹簧和质量的复杂机械系统，对不同频率的水流（比如有脉冲或波动的水压）阻碍程度不同。当我们讨论高速信号时，由于信号是以高频振荡的电流/电压形式沿着导线传播，就必须使用阻抗的概念来分析，而不能只看直流电阻。

什么是阻抗匹配？为何重要？

阻抗匹配指的是将信号源、传输通道和负载的阻抗都调整到相同或尽可能接近，从而最大程度减少信号在传输过程中的反射和能量损耗。当系统各处阻抗一致时，信号能被负载完全吸收，不发生反射；而如果阻抗不匹配，信号在遇到阻抗变化处会产生反射波。 简单来说，阻抗匹配可以让传输的功率尽可能多地到达目的地而不被弹回来，也更能抑制信号在界面处的来回反射。对于高速数字信号而言，反射往往意味着信号完整性下降：反射叠加会引入噪声、振铃（ringing）和抖动，降低信号质量。严重的反射还可能干扰链路训练，导致高速链路协商失败。

上图形象地展示了阻抗不匹配导致的信号振铃现象：绿色曲线表示理想情况下没有反射的信号边沿，而红色曲线为实际测量到的信号，由于存在阻抗不连续，红色曲线在信号上升/下降沿出现了明显的振铃。这些振铃就是反射造成的，它表示一部分信号能量在界面处被“弹回”来了。当这种反射信号再度遇到源端或其他阻抗变化点时，如果源端阻抗也不匹配，就会再次反射回去。这样来回多重反射会在链路中引发更复杂的干扰和噪声。因此，在高速链路设计中，我们要求比如PCIe、以太网、HDMI等通道都保持一定的特征阻抗（例如单端50Ω、差分85Ω~100Ω左右），并确保源和负载的阻抗与之匹配，以避免信号能量在传输中被来回反弹。

进一步来说，特征阻抗是传输线固有的属性。如果信号频率足够高，导线就必须被看作传输线来对待，此时导线并非理想“短路”，而表现出一定的传播延迟和特征阻抗。例如，典型印制板走线单端大约50Ω、差分约85~100Ω阻抗，这取决于走线宽度、介质介电常数、参考地平面距离等几何和材料因素。PCI Express规范推荐在电路板上采用约85Ω的差分阻抗（CEM插槽场景），但实际上只要在一定范围内都属合规，例如PCIe规范允许差分阻抗在大约80~120Ω范围内变化。不过需要注意的是，过大的阻抗不连续会产生可观的反射。例如，如果一段电路用了100Ω的连接器去连接85Ω差分走线，在接口处就会出现阻抗跳变，导致信号能量部分反射回来。因此工程上通常建议整个链路尽量采用一致的阻抗规格（比如全部100Ω差分，或全部85Ω差分），避免不同部分之间阻抗偏差过大。正如一篇技术问答所指出的：“如果板上走线和连接器阻抗不一致，比如100Ω连接器接85Ω走线，就会出现反射问题”。可见，为减少反射、优化功率传输，确保各环节阻抗匹配是非常重要的。

从信号完整性角度来看，阻抗匹配尤其关键。在数字系统中，任何阻抗的不匹配和不连续都会导致反射，增加系统噪声和抖动，使整体信号质量下降。而在高速PCIe 5.0/6.0时代，由于数据速率极高（32GT/s甚至64GT/s PAM4），哪怕很小的阻抗不连贯都会引起明显的信号畸变和抖动。高速设计指南中强调：不良的堆叠和走线设计可能导致阻抗失控、失配，从而引入严重的眼图闭合和抖动；在Gen5/Gen6速率下，甚至介质层压板介电常数不对称这样的细微因素都可能增加抖动。因此，工程师往往要求连接器过孔、焊盘过渡都经过精细优化，例如Gen6级别要求过孔残桩（stub）长度尽量<=5 mil（0.127毫米）甚至完全去除，就是为了避免高频下阻抗骤变引发的反射。

简而言之，阻抗匹配的重要性在于防止信号在传输中被反射回去。通过良好的阻抗匹配，可以大幅减少由于阻抗不连续导致的反射，提升信号能量传输效率和链路稳定性[。这对于像PCIe 6.0这样要求严苛的高速接口尤为关键，没有适当的阻抗匹配，链路很可能无法可靠地达到最高速率。

阻抗测试与分析方法

理解并控制系统的阻抗是高速电路设计的基础。那么我们如何测量和查看一条通路的阻抗特性，来判断是否匹配呢？这里就需要用到时域反射计（TDR，Time Domain Reflectometry）等测试手段。TDR是一种利用高速步骤信号来探测传输线阻抗变化的技术。测试时，TDR设备输出一个快速上升沿的阶跃电压脉冲，通过已知特征阻抗（通常50Ω）的电缆注入待测链路。当该脉冲沿着链路传播时，如果某处阻抗发生变化，部分信号将在该点被反射回来。TDR接收器采集到返回的反射波形，并将其与基准反射（如理想匹配或开路、短路情况）相比对，由此计算出各点的阻抗变化。简单说，TDR就像在传输线上“探雷”，哪里阻抗偏离目标值，反射就会告诉我们。

TDR测量原理示意：假设TDR输出阻抗为50Ω，通过一根50Ω同轴线连到待测PCB走线。如果待测走线保持在50Ω阻抗，没有任何不连续，那么阶跃信号沿线传播时不会有反射返回，TDR接收到的只是平坦的直线，表示阻抗统一且匹配。若某处阻抗突变，例如突升到70Ω（阻抗变大，相当于接近开路情况的一部分），则在该点会产生正反射，反射波与原信号同极性叠加，使TDR监测到该点电压升高。反之，如果阻抗骤降到30Ω（阻抗变小，趋向短路情况），将产生负反射，反射波极性与原信号相反，会抵消一部分信号，使TDR看到电压降低。通过测量反射幅度相对于入射波幅度的比值（称为反射系数ρ），就可以定量计算对应阻抗的大小。例如ρ为0表示完全匹配无反射，ρ为+1表示开路（全部反射且同相），ρ为-1表示短路（全部反射反相）等。TDR仪器会根据这些关系将结果转换成阻抗值显示给用户。

更有用的是，TDR测量时间与距离成正比。由于电磁波在介质中的传播速度是已知的（约接近光速的一半到三分之二，视介电常数而定），我们可以将TDR的时间轴转换为物理距离轴，来定位阻抗不匹配发生的具体位置。这对于排查PCB走线上的故障点非常有帮助——工程师可以一眼从阻抗曲线上看出在哪个距离出现了阻抗骤变（比如某个连接器、过孔位置），从而有针对性地修复设计。

上图显示了一次实际TDR测量得到的阻抗分布曲线示例。其中水平方向对应沿传输线的距离，垂直方向显示阻抗值（Ω）。可以看到，在曲线起点附近（标注“反射1”的位置）有一个小的阻抗突变，这是在TDR测试探头接入PCB的接口处产生的轻微不连续；随后相当长一段距离内，阻抗曲线基本保持平坦，约在50Ω左右，说明这段传输线阻抗控制良好且均匀。 直到曲线末端，出现了一个向上陡升的尖峰，标注为“全反射”。这是因为测试的终端是开路状态（未接负载），相当于无限阻抗，导致信号在终点发生了完全反射，使得TDR波形电压跃升（对应阻抗趋向无穷大）。通过这种TDR曲线，我们能够直观地识别哪里存在阻抗不连续——阻抗过高的地方曲线会上升，阻抗过低则曲线下降。在上述例子中，除了起始接口的小跳变和终端的开路尖峰外，中间传输线部分比较平坦（约在50Ω上下微小波动)，表明这条线的阻抗是匹配的，质量良好。而如果某段曲线出现显著的上下波动，比如先下降到40Ω又上升到60Ω再回来，这就表示这段线路上存在严重的阻抗不匹配和反射点，设计上需要改进。

TDR仪器与应用: 经典的TDR测试仪可以是专用时域反射计或高带宽示波器配合TDR模块/采样头实现。例如泰克(Tektronix)公司的采样示波器（如DSA8200/8300系列配80E04 TDR模块）或keysight(是德)公司的时域反射模块，都能发出极快上升沿（几十皮秒）的脉冲用于TDR测量。现代一些实时示波器也提供TDR/TDT选件，用步进信号或脉冲进行反射和透射测量。测试仪带宽需要足够高以产生接近应用实际的上升时间；举例来说，PCIe 5.0信号频率达到32GT/s，链路上最快边沿在几十皮秒量级，因此TDR脉冲上升沿通常要求在20~30ps左右（带宽约12GHz以上）才能解析出阻抗细节。对于PCIe 6.0的PAM4信号（64GT/s），分析其通道特性还需要考虑更高频率成分以及模式转换，因此更高带宽（20GHz乃至30GHz以上）的测量设备和矢量网络分析仪时域功能（VNA的TDR模式）也可能用上。

除了TDR之外，设计阶段常用电磁场仿真和2D场解算工具预估阻抗，或者在板子制作后用飞行探针TDR测试仪、VNA进行阻抗一致性验证。在生产和实验室排障中，TDR由于直观和定位精确，被广泛用来诊断阻抗匹配问题。通过查看阻抗曲线，我们能判断阻抗是否满足规范要求（例如USB3.2要求90Ω±15%的差分阻抗等）。如果测得的阻抗超出了容差范围，往往预示着信号完整性隐患，需要通过调整走线宽度、高度、介质，或者改进连接器和过孔设计来解决。

总之，利用TDR等工具绘制的阻抗随距离变化曲线，我们可以直观地分辨出“阻抗匹配”程度：理想匹配的曲线应该大致平坦且落在目标阻抗值附近，而不匹配的曲线则会有明显的峰谷偏离。通过这些测试手段，工程师能够在硬件调试中找到阻抗不连续的位置并加以改进，从而保障高速链路的信号质量。

PCIe链路训练、均衡与阻抗匹配的关系

了解了阻抗匹配对信号反射的影响，我们再来看PCIe 5.0/6.0高速链路中发生的现象。PCIe链路建立时，两个端点（Root Complex和Endpoint）要经历链路训练（Link Training）过程，即进入LTSSM（链路训练状态机）的各个阶段，从低速率开始握手，不断协商提高速率和信号参数，直到双方确认可以支持目标代际的最高速度并稳定通信为止。在这个过程中，均衡（Equalization）技术扮演了极其重要的角色。简单来说，均衡包括发射端的预加重/去加重（Pre-emphasis/De-emphasis）和接收端的滤波与反馈均衡（如CTLE连续时间线性均衡、DFE判决反馈均衡等）。这些技术用于补偿高速信号在通道中传输产生的频率依赖损耗和码间干扰（ISI）。

现代PCIe（从Gen3开始）在链路训练时，会执行一个动态链路均衡过程。比如以PCIe 5.0为例：链路首先在8.0GT/s速率下进行Preset调整测试，然后16GT/s, 32GT/s各级别都会重复训练发射器和接收器的均衡参数。双方通过发送训练序列（TS1/TS2等）不断交换信息，请求对方调整发射端的FIR系数（预加重设定值）或者接收端调整CTLE增益，以优化接收到的眼图质量。最终如果均衡收敛，各条Lane误码率低，则链路训练成功进入L0稳定态；若某一级速率无法达到稳定误码率，协议会降一级速率重试。

阻抗匹配在这个过程中潜在地影响着链路训练的成败：因为阻抗不连续会造成反射，使信号眼图劣化，增加ISI和抖动，可能让均衡算法难以找到正确的补偿参数。特别地，PCIe 6.0使用PAM4调制，对信号质量更加敏感，反射引起的抖动和噪声在PAM4下影响更大。因此链路中的阻抗失配如果严重，可能导致均衡无法充分补偿通道，使高阶速率训练失败。

有意思的是，在某些情况下，“太好”的信号通道反而会导致链路训练问题。例如我们最开始提到的情形：一块PCIe 6.0 x16的网卡直接插到PCIe 6.0 Switch卡顶部的插槽上，按理说通道非常短损耗极低，但有的时候却只能训练到PCIe 5.0而无法升到Gen6。原因可能在于通道过短导致反射未被衰减、均衡算法反而失效。想象一下，如果通道几乎没有损耗但存在轻微阻抗不匹配，那么高速信号在接口处的反射不会被线路损耗衰减，很快又返回叠加到下一个比特间隔，形成严重的码间干扰。这种情况下，接收端眼图可能因为前后比特的反射干扰而变形，甚至出现“过冲/振铃”现象，超出了均衡电路的校正范围。此外，发射端在一个极短通道上预加重反而可能把高频成分过度放大（因为它假定有一定损耗需要补偿），结果接收端信号过冲更严重。

换句话说，一个“几乎无损但有轻微反射”的短通道对链路来说并非理想。反而略有损耗的通道能够把多次反射逐步衰减，避免过度振铃，让均衡电路有一个“平滑”的频率响应去补偿。许多工程师因此注意到，在超高速串行链路中，有时候适当增加通道损耗（ISI）反而能提升系统稳定性——这听起来矛盾，却有实际依据。PCI-SIG在制定规范时考虑的也是一定范围内的损耗模型，过短通道并不在标准涵盖的典型通道范围内。所以，如果实际组网环境比规范场景“太好”（几乎无损），反倒可能让收发器的自适应均衡摸不着头绪。

针对这种情况，一个行之有效的手段就是在链路中额外插入一段经过设计的损耗，例如所谓的ISI板（Intersymbol Interference board）或者延长线缆。这些介质会增加通道的等效长度和损耗，改变阻抗环境，使得通道响应更接近规范定义的“典型”范围。结果，上述直接连接无法训练到Gen6的问题，经过插入ISI板后，链路反而能稳定地协商到PCIe 6.0速度。这正是我们观察到的现象。这并非因为“信号更差就好了”，而是额外的ISI让设备的均衡算法得以正常工作——阻抗匹配度改善、反射降低，同时通道变长后的整体频率响应更符合收发器调谐预期。

从阻抗角度来看，插入延长板/线后，原本两个设备直连处如果存在阻抗不匹配，现在这个不连续点被“平移”或缓冲了：延长板往往有自己优化的连接器和走线，能以较平缓的方式过渡阻抗。此外，延长板提供了一定长度的50Ω/85Ω介质线，其本身阻抗匹配良好，可在一定程度上吸收并衰减反射回波。相比直接硬插槽连接，优质的延长线/板可能引入较小且分布式的不连续，而不是一个大的突变。这些因素综合起来，使得链路的阻抗匹配度提升，信号品质反而变好，从而通过了Gen6链路训练。

需要指出，延长线或ISI板并非魔法，每增加一个介质都会引入损耗和噪声。因此选择合适的延长长度很关键：太短可能不起作用，太长又会过度衰减信号。正如我们上面所提到的，在实践中需要尝试1英寸、2英寸...5英寸不同高度的ISI板，才能找到既能稳定链路又不过度损坏信号质量的最佳点。这背后实际上是在调整通道总损耗和反射的位置，使得链路达到一个均衡算法能够接受的状态。这种方法类似于在调试无线天线时，通过增加匹配网络来调谐阻抗—不断试不同元件直到驻波比最小。同理，不同长度的ISI板改变了通道频响曲线，需要实验寻找哪一个让PCIe收发器的误码率最低、训练最稳定。

PCIe 6.0协议分析仪的挑战与SerialTek方案

当讨论PCIe 6.0链路的阻抗和信号质量时，不得不提到协议分析仪（Protocol Analyzer）对链路的影响和特殊需求。PCIe协议分析仪通常通过插入一块Interposer在主机和设备之间，截获高速链路双方的信号进行记录分析。对于PCIe 4.0及以下速率，这种探测对链路的影响尚可控制；但在PCIe 5.0、尤其是PCIe 6.0 (64 GT/s PAM4)的场景下，分析仪Interposer本身的负载和阻抗不连续可能严重扰动链路，使分析变得困难。

许多工程师报告说，将PCIe 5.0/6.0协议分析仪的x16插拔式Interposer直接插入主板和设备之间时，即使设备和主机本身能够训练到Gen5或Gen6，分析仪却可能无法可靠地锁定捕获信号。尤其是PCIe 6.0 PAM4信号，由于眼图开放度小，对噪声和失真极其敏感，探测夹层板引入的任何额外反射、损耗、不平衡都可能让分析仪的时钟恢复和数据捕获失去同步。一个经常需要的解决办法，类似我们提到的，在分析仪Interposer和主机或设备之间再叠加一块ISI板。通过额外调整通道特性，让分析仪能够“看清”信号。这与前文链路训练问题如出一辙：分析仪本身也是一个接收器，它需要一定质量的信号才能正确提取数据，否则就丢锁。

具体来说，当Interposer直接放入时，它本身的连接器和线路可能带来一些高频损耗和反射。如果Interposer设计不佳或没有充分的补偿校准，高速信号通过它后裕量变得很低，分析仪的接收通道可能无法恢复出稳定的位流。加入ISI板可以在某种程度上重塑信号频谱：ISI板增加的平滑损耗反而可以滤除一部分高频噪声和反射尖峰，改善信号的眼图形状。此外，不同长度的ISI板会改变信号飞行时间，分析仪内部的同步电路可能需要某个合适的延迟才能同时捕获双向信号。这就是为什么在实际中需要尝试不同长度的延长板：找到那个让分析仪双向通道都能锁定的最佳点。

面对这些高难度，高速信号的捕获挑战，测试设备厂商也推出了相应的创新方案。例如，SerialTek公司开发了专门面向PCIe 5.0/6.0的PCIe协议分析仪及其SI-Fi™技术的探测器。根据SerialTek的介绍，其PCIe 6.0插入式Interposer采用了特殊的信号完整性优化设计，目标是尽量不改变被测链路的原始信号质量。SerialTek声称这种Interposer能够在不需要繁琐链路校准的情况下（在PCIe 5.x速率下无需长时间校准）截获高速信号，同时保真地转发给分析仪主机。一位使用了该系统的工程师反馈道：“使用其他分析仪时，我常常因为找不到高质量的信号锁定点而不得不中止测试；SerialTek的PCIe分析仪和SI-Fi Interposer改变了这一切。我对它在Gen6速率下获取锁定的能力有100%的信心”。这表明，通过优秀的阻抗匹配和信号调理设计，新的分析仪Interposer可以大幅降低对链路的扰动，让捕获PAM4高速流变得可靠。

当然，市场上还有其它一些PCIe分析仪方案，这些传统方案在应对Gen5/6时通常需要精心的校准和较理想的链路条件。有时用户会在分析仪软件中预先加载通道S参数进行补偿校正，或者如前述添加外部ISI板辅助。但总体来说，分析仪Interposer的阻抗匹配和信号透明度成为了Gen6时代Protocol Analyzer成败的关键。SerialTek通过改进Interposer设计来实现更好的阻抗匹配，尽量减小插入损耗和反射，从而提高了捕获信号的信噪比和眼图余量。这种设计理念正对应了我们针对协议分析仪阻抗匹配的了解：在高性能测试中，同样需要良好的阻抗匹配和信号完整性才能获取准确可靠的结果。

值得一提的是，在PCIe官方的合规测试中，对于发射端信号质量测试并不使用ISI板，但在接收端均衡和误码率测试时必须引入ISI通道。例如在PCIe 5.0接收机测试规范中，会使用一块特定损耗的ISI基板来将发送的测试信号劣化到符合规范要求的眼图，然后测量接收端的误码率。这验证了接收机在最差情况下（有较大插入损耗和反射的通道）仍能通过均衡恢复数据的能力。同样道理，如果我们要测试分析仪自身的能力，也可以认为分析仪Interposer和实际链路组成了一个整体通道，只有当这个通道内的损耗、反射分布在合适范围内时，分析仪才能稳定地工作在最高速。

常用阻抗测量与链路调试工具推荐

阻抗测量方面：常用的设备有专业TDR仪和高带宽示波器+TDR模块。如泰克的80E04采样头配合DSA8300采样示波器、Keysight的86100D采样示波器等，能够提供20GHz以上带宽和快速上升沿，用于精确测量线路阻抗。这些设备价格昂贵但精度很高，尤其适合分析高密度连接器过孔、封装等细微不连续。对于一般PCB阻抗测试，一些厂商有专用TDR设备或便携TDR，如标称采样率几十GHz的反射计。选型提示：如果主要针对PCIe 5.0/6.0通道，建议选择带宽至少25GHz以上的TDR系统，并支持差分TDR测量。这将确保上升时间足够快，以分辨亚厘米级的阻抗变化和PAM4高速信号效应。同时具备差分测量能力，可以直接测量90Ω差分阻抗而非仅单端50Ω。

在示波器方面，如果希望观察链路训练过程中的波形，需要一台实时示波器，带宽至少与信号带宽相当。PCIe 5.0 32GT/s NRZ信号基本频率在16GHz左右（考虑谐波和抖动需要到25GHz带宽），PCIe 6.0 64GT/s PAM4则需要更高（因为PAM4有二倍频率的奈奎斯特带宽，大约32GHz，加上噪声裕量40GHz带宽较为稳妥）。像Keysight Infiniium UXR系列、Tektronix DPO/MSO系列高端机型可以满足这样的带宽要求。不过直接用示波器抓64GT/s PAM4也是极具挑战的任务，探头和采样策略都很讲究，一般会结合采样示波器离线重构眼图等手段。

协议分析仪方面：目前PCIe 6.0协议分析目前由SerialTek（Kodiak系统）率先于2024 Q4推出，其它公司也有一些方案在开发或提供给早期用户测试。选择分析仪要考虑所需链路宽度、速率支持以及分析功能。特别关注Interposer 质量，因为如前所述，在Gen5/Gen6速率下Interposer质量直接决定了能否捕获稳定的Trace。SerialTek Kodiak因其SI-Fi技术可以在无需复杂校准下捕获Gen5/6，被一些用户评价为锁定可靠性更好。如果你的项目涉及大量PCIe 5.0/6.0调试工作，值得考虑这类高性能分析仪。另一方面，其它一些协议分析仪厂商在信号捕获上可能需要结合厂商提供的校准过程，并可能对使用环境（如必须插入特定夹具）有要求。

总结：对于高速PCIe链路，一方面要用好TDR等阻抗测量工具，在硬件层面确保阻抗连续、匹配良好；另一方面，利用协议分析仪等工具观察链路训练过程，必要时通过ISI板等手段调节通道特性来解决极端情况下的稳定性问题。阻抗匹配贯穿于硬件信号完整性和协议调试的始终：只有当我们在“看不见”的层面把通道的阻抗环境调教好，高速信号才能在“看得见”的波形和数据层面表现出良好的质量和可靠性。我们的实验现象正印证了这一点——通过改善阻抗匹配（无论是改良硬件接口还是巧妙加入ISI），链路才能发挥最佳性能。希望通过这篇详尽解析，能够让你对阻抗匹配有更深入的理解，并在今后的PCIe 5.0/6.0项目中运用这些知识定位和解决疑难问题，让高速链路稳定运行在应有的传输速率上。祝你的调试工作顺利！

链接: https://pan.baidu.com/s/1ACT-mFPUizQUD2fowqoNHg?pwd=svhx 提取码: svhx

如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。