我们上周二和一家从事高速网卡芯片研发的客户,围绕 PCIe 5.0、PCIe 6.0、协议兼容性测试、协议分析仪、训练器以及 Gen6 测试环境搭建等内容,进行了接近 3 小时的深入交流。
参与交流的主要是客户内部负责高速接口、协议验证以及板卡研发的工程师,因此整个讨论过程非常偏底层,也涉及了不少目前 PCIe 6.0 行业内实际推进过程中遇到的真实问题。
这里按照会议交流的大致顺序,把几个核心内容整理一下,供后续做 PCIe 5.0 / 6.0、AI 服务器、SSD、DPU、网卡以及高速互连研发的工程师参考。
会议一开始,双方先聊到了 PCIe IP 的来源问题。
客户目前主要从事高速接口研发,但底层 PCIe IP 并不是完全自研,而是采用第三方 IP。
交流中提到:
而像:
这种大型厂商,则更多采用内部自研 PCIe IP 团队。
客户目前主力产品仍然是 PCIe 5.0,PCIe 6.0 则已经开始进入下一代规划阶段。
不过会议里大家其实形成了一个比较一致的观点:
交流中提到:
但真正成熟量产的服务器平台:
原因并不是协议本身的问题,而是:
这些问题,在 64 GT/s PAM4 条件下都会变得极其复杂。
这是会议中非常核心的话题之一。
因为现在很多工程师其实都发现:
真正能跑 PCIe 6.0 的:
目前都极少。
所以很多公司现在其实是在:
交流中重点提到:
目前业内大量 PCIe 6.0 Bring-up 环境,
实际上是基于:
搭建的。通过:
等方式,先把基础链路建立起来。
会议中有一个非常典型、也非常工程化的案例。
现场演示中发现:
某些情况下:
只能跑到 Gen5。
但:
反而可以稳定跑到 Gen6 x16。
交流里分析认为:
这实际上和:
都有关系。
这也再次说明:
很多问题:
其实已经开始进入:
会议里花了很长时间讲当前 Gen6 Switch 卡的作用。
原因其实很现实:
所以:
大量研发团队只能先用:
例如:
都可以先挂在 Switch 后面做验证。
甚至:
SSD 厂商已经开始用这种方式:
包括:
等。
会议中非常详细地回顾了:
过去几年的真实推进过程。
从 2024 年6月份第一次 Preliminary FYI Workshop 开始:
最早阶段其实问题非常多:
等等。
现场提到:
很多设备甚至连 Gen6 都跑不起来。
之后经过:
问题才逐渐收敛。
直到:
PCIe 6.0 协议层 CTS 才正式进入可用阶段。SerialTek成为PCI SIG官方认证的首批PCIe 6.0 协议层CTS供应商。
这部分其实是整个会议里讨论最多的内容之一。
因为现场反复提到:
协议分析仪已经不是“抓包工具”了。
而是:
会议里重点提到:
很多传统 Analyzer:
即:
原本的问题“不见了”。
这对于研发来说是非常致命的。
交流中特别强调:
SerialTek 当前方案采用:
而不是:
方式。
也就是说:
Analyzer 本身:
会议里分享了不少调试的真实案例。其中提到:
某些团队早期使用其它 Analyzer 平台时:
后来不得不换成使用SerialTek公司的PCIe 5.0或者6.0协议分析仪后:
问题才能重新稳定复现。
这其实也说明:
“测试工具本身也必须足够透明”的时代。
会议后半段,
大家还讨论了一个现实问题:
例如:
下,
长时间抓包的数据量非常惊人。
因此:
现在 Analyzer 的核心竞争力之一,
已经变成:
交流中提到:
业内传统的PCIe分析仪:
抓完 一个较大的Trace 后:
而新的 Gen6 平台:
已经开始强调:
能力。
虽然现在真正商用还比较早。
但交流中其实能明显感受到:
尤其:
都已经开始进入:
因为:
等真正量产服务器出来时,
如果再开始做:
已经来不及了。
整个交流过程中,
其实有一个非常明显的感觉:
它开始变成:
涉及:
全部协同。
尤其到了:
时代后,
很多问题:
已经不能靠:
解决。
最终:
还是得回到:
整体来看,
这次接近 3 小时的交流,
其实非常真实地反映了:
整个行业的真实状态。
一方面:
另一方面:
而:
正在成为整个产业链最关键的基础设施。
对于:
研发团队来说,
未来几年:
可能会直接决定产品推进速度。
更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询,可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本,我们已经整理收录在Saniffer公众号的【白皮书】菜单中。
欢迎关注Saniffe公众号,点击底部菜单栏即可免费获取。如有任何技术问题,也可直接在公众号内留言交流。