最近，我们和一位正在开发 PCIe 5.0 x16 Endpoint 芯片的客户做了一次电话沟通。

客户的需求，听起来非常简单： 他们做了一块 EVB 开发验证板，用来验证自己芯片的 PCIe 5.0 x16 Endpoint 功能。为了调试方便，这块板子没有做成传统 PCIe 金手指形式，而是在板上设计了一个标准 PCIe 5.0 x16 CEM 插槽。现在的问题是：测试主机上也是一个标准 PCIe 5.0 x16 CEM 插槽，那么这两个“插槽”之间应该怎么连接？

表面上看，这就是买一根 PCIe 5.0 x16 jumper 跳线的事情。

但真正聊下来才发现，在 PCIe Gen5 时代，“把两端接起来”从来不是简单接线。 线是不是直通？ 要不要交叉？ 要不要带电？ 长度能不能到 1 米？ 主机插槽本身信号质量够不够？ 如果信号不够，是用 Retimer、Redriver，还是 Switch？ 如果下一版板子重画，是否应该改成 MCIO x8+x8？ 如果测试主机换成服务器、工作站、国产 CPU 平台，连接方案还可靠吗？

这次沟通很有代表性。它不是一次普通的线缆询价，而是一次围绕 PCIe 5.0 芯片验证环境搭建的技术讨论。

一、客户的真实场景：芯片做出来了，EVB 板却不好插

客户开发的是 PCIe 5.0 x16 Endpoint 端芯片。

正常情况下，如果做一张标准 PCIe Add-in Card，最自然的方式是把板子做成 PCIe 金手指，直接插到主机或服务器的 PCIe x16 插槽里。这样最符合 CEM 卡的使用方式，也最容易和主机建立链路。

但 EVB 开发验证板往往不是最终产品形态。

因为板子可能尺寸较大，为了调试方便，客户把 PCIe 接口做成了插槽形式，而不是金手指。 这样在板上接测点、接仪器、换模块、调电源、做旁路设计都会方便很多。

问题也随之而来： 主机端是插槽，EVB 板端也是插槽。 两个插槽之间不能像普通显卡一样直接插上去，只能通过一根 jumper 跳线连接。

这类需求在高速芯片验证里并不少见。 尤其是做 PCIe Endpoint、CXL 设备、AI 加速器、DPU、SSD 主控、Retimer、Switch 或其他高速 I/O 芯片时，EVB 板为了调试灵活性，常常会做成非标准最终产品形态。

这时，连接主机就成了第一道门槛。

二、第一件事：这不是普通延长线，而是 PCIe x16 跳线（Jumper Cable）

在沟通中，我们首先确认了接口形态。

客户不是 MCIO 接口，也不是普通 PCIe 金手指到插槽的延长线，而是标准 PCIe 5.0 x16 CEM 插槽到另一个 PCIe 5.0 x16 CEM 插槽。

这意味着它需要的是 PCIe x16 jumper，而不是常见意义上的 riser cable 或 extender cable。

普通 PCIe 延长线通常是一端金手指、一端插槽，适合把显卡、网卡、SSD AIC 或其他 PCIe 板卡从主板插槽“延出来”。 但客户这里是两边都是插槽，信号方向、Tx/Rx 对应关系、电源路径都需要重新确认。

这类 jumper 比常规的PCIe 5.0 x16延长线少见得多。 尤其是 PCIe 5.0 x16 这种全带宽、高速率版本，现货更少，很多时候需要定制。

对客户来说，真正要确认的不是“有没有一根线”，而是这根线的几个关键属性。

三、直通还是交叉：这是最容易买错的地方

PCIe 链路本质上是双向差分信号。 主机端的 Tx 要接到设备端的 Rx，设备端的 Tx 要接回主机端的 Rx。

如果是标准 PCIe 插卡，金手指和插槽的定义天然匹配，不需要用户额外关心 Tx/Rx 交叉问题。 但当两端都是插槽，中间用 jumper 连接时，就必须确认这根线到底是 straight-through 直通，还是 crossover 交叉。

客户这块 EVB 板目前按照 PCIe 标准插槽定义来做，因此需要一根交叉线，让一端的 Tx 对应到另一端的 Rx。

如果误买了直通线，信号方向可能对不上，链路自然无法正常建立。

这也是高速连接里非常典型的问题： 很多时候不是线的质量不好，而是线的类型根本不对。

更实际的情况是，市面上 PCIe x16 jumper 本来就不多，交叉型 PCIe Gen5 x16 jumper 更少。 相比之下，直通型线缆更常见，也更容易买到。

因此，我们也给客户提供了一个工程上的替代思路： 如果 EVB 板还没有最终定版，或者板上信号顺序可以调整，可以考虑在板级设计中交换 Tx/Rx，使其能够使用更常见、更稳定的直通 jumper。这样未来采购、备件和测试环境搭建都会简单很多。

四、带电还是不带电：客户这次反而不是重点

PCIe jumper 还有另一个容易被忽略的属性：是否带电。

有些线缆会把主机插槽的电源一起传过去，有些则只传高速信号和必要控制信号，不传电源。

这要看被测板是否需要从主机取电。

客户这块 EVB 板已经单独供电，并且板上切断了从主机 PCIe 插槽过来的供电路径。 因此，对他们来说，jumper 是否带电并不是关键问题，重点是数据链路必须正确连接。

不过在其他项目里，这一点非常重要。 如果远端板卡需要从主机槽取电，却误买了不带电线缆，板子就无法上电； 如果远端板卡自己独立供电，却又把主机供电直接接过来，也可能引入供电冲突或调试风险。

所以，PCIe jumper 选型时至少要先问三个问题：

第一，两端接口是什么形态？ 第二，需要直通还是交叉？ 第三，电源是否需要从主机传过去？

这三个问题不确认，后面谈 Gen5、x16、信号质量都没有意义。

五、PCIe Gen5 时代，线长不是想拉多长就拉多长

客户也提到，想买不同长度的线回来测试，比如 300mm、500mm，甚至看到国外厂家有做到 1000mm 的产品。

这个想法很自然。 实验室里调试 EVB 板，线越长越方便，板子摆放越灵活，仪器接入也更容易。

但 PCIe 5.0 x16 的难点就在这里： 线越长，损耗越大； 连接器越多，反射越多； 环境越复杂，链路裕量越少。

在 PCIe 5.0 这种 32GT/s 速率下，1 米被动线缆已经非常吃力。 如果只是降到 PCIe 4.0 或更低速率，可能还能凑合；但如果目标是稳定跑 Gen5 x16，就不建议一开始就把线做得太长。

这类问题在实际项目中非常常见。

客户会觉得： “我只是加了一根线，为什么设备掉速了？” “为什么直插可以 Gen5 x16，通过线就变成 Gen4 或 Gen3？” “为什么某一台主机能跑，换一台服务器就不行？” “为什么 16 条 Lane 里有几条 Lane 错误率特别高？”

根因往往不是单一因素，而是主机插槽信号质量、线缆损耗、连接器质量、板上走线、Endpoint 接收能力等叠加在一起。

高速链路不是数字逻辑里的“接上就通”。 到了 Gen5，连接环境本身就是测试结果的一部分。

六、服务器 PCIe 插槽的信号质量，可能没有想象中那么好

这次电话里一个非常重要的讨论点，是主机端 PCIe 插槽的信号质量。

很多工程师默认认为： 服务器是大厂产品，PCIe 插槽一定是标准的、可靠的、信号很好的。

但实际测试经验并不总是这样。

从 CPU 到 PCIe 插槽，中间有主板走线、过孔、连接器、板材损耗和布局约束。 如果是存储服务器，CPU 还可能通过 MCIO 线缆连接到前置背板，再从背板转成 U.2/U.3 或 EDSFF 盘位。 这条路径越长，信号质量越难保证。

常见的PC/工作站/服务器的PCIe Gen5 x16插槽输出信号眼图(16个lane的接收端眼图，每个眼图是一个lane）

在 PCIe Gen4 时代，一些服务器平台就已经暴露过明显的稳定性问题。 到了 PCIe Gen5，问题只会更敏感。

我们在实际项目里见过这样的情况： 同样一块设备，插到某些服务器上正常，插到另一些服务器上掉盘、掉速、Link Recovery 激增； 某些平台系统层面看起来还能训练到 Gen5 x16，但从内部数字眼图看，个别 Lane 的眼图已经非常接近闭合； 客户以为是自己的 Endpoint 芯片或 EVB 板问题，结果换一个信号质量更好的平台，现象明显改善。

这也是为什么我们在沟通中提醒客户： 如果测试主机本身的 PCIe 插槽信号质量已经不理想，再接一根 Gen5 x16 jumper 到 EVB 板，链路裕量会被进一步压缩。

如果这时出现掉速、报错或无法枚举，不能马上下结论说是芯片问题。 也有可能是整个测试连接环境已经把问题放大了。

七、Retimer：看起来能解决信号问题，但要小心兼容性风险

客户提到，是否可以使用 Retimer 卡。

这个思路很自然。 Retimer 的作用，是把接收到的高速信号恢复、重定时、重新发送。理论上，它可以改善链路信号质量，让后面的线缆或板卡看到更干净的信号。

但在实际项目中，Retimer 并不总是最省心的方案。

原因在于，Retimer 已经不只是简单放大模拟信号。 它会参与 PCIe 链路训练和协议层相关过程。 上电枚举时，主机和 Retimer 协商，Retimer 再和下游设备协商。整个链路被拆成两段。

这样做可以带来信号重生，但也可能带来互操作性问题。

不同 CPU 平台、不同 BIOS、不同 Retimer 固件、不同 Endpoint 设备组合在一起，可能出现意料之外的问题。 有些 Retimer 卡需要针对 Intel 平台、AMD 平台烧录不同固件。 有些平台直接插设备可以跑 Gen5 x16，加了 Retimer 反而掉到 Gen3，甚至无法识别设备。 有些问题还不是现场调一下参数就能解决，而是需要 Retimer 原厂修改固件。

这就带来一个很现实的工程风险： 你本来只是想改善信号，却引入了一个新的黑盒。

如果客户正在验证自己的 Endpoint 芯片，测试环境中加入 Retimer 后，一旦出现链路训练失败、掉速、AER 报错或不兼容，就很难判断到底是 Endpoint 芯片的问题，还是 Retimer 固件和平台之间的互操作问题。

所以，我们通常不会把 Retimer 作为第一推荐方案，尤其是在客户还处于芯片 EVB 初期验证阶段时。

Retimer 不是不能用，而是要清楚它的风险边界。 如果平台、固件、设备组合已经经过充分验证，它可以是有效的信号增强方案； 但如果项目的目标是尽快建立一个干净、可控、问题容易定位的验证环境，Retimer 往往不是最省心的选择。

八、Redriver：不碰协议层，调得好就能用，但环境变了可能要重调

与 Retimer 不同，Redriver 更像是物理层信号增强器。

它不解析 PCIe 协议包，也不把链路拆成两段协商。 信号进来后，Redriver 对每条 Lane 做均衡、增益、补偿，再把信号送出去。

这类方案的好处是相对简单，不引入复杂协议层互操作风险。 如果只是某一段链路损耗偏大，Redriver 通过调节参数，有机会把信号拉回到可用范围。

实际调试中，Redriver 通常可以通过串口、命令行或配置工具调整增益和均衡参数。 某个主机槽位、某根线、某块 EVB 板组成一个固定环境后，可以通过调参把链路调通、调稳。

但 Redriver 也有局限。

它不是自动万能适配。 如果换了槽位、换了线缆、换了主机、换了板子，原来那套参数可能就不再最优，需要重新调。 它能改善信号，但不能像 Switch 那样重新组织和管理链路，也不能解决协议层兼容性问题。

所以，Redriver 更适合工程团队愿意现场调试、环境相对固定、主要问题集中在物理层损耗补偿的场景。

九、Switch 卡：测试验证阶段更推荐的“干净中继”

在这次沟通中，我们更推荐的方案，是使用 PCIe Switch 卡作为中继，业内实验室使用较多一般是SerialCables PCIe 5.0 switch卡。

也就是： 把 Switch 卡插在主机的 PCIe x16 插槽上，主机先和 Switch 的上行口建立链路； 再从 Switch 的下行口（位于顶部的straddle port)，通过 jumper 或其他连接方式接到客户的 EVB 板。

这样做的好处很明显。

第一，Switch 卡的输出信号质量通常非常好。 高质量 Switch 卡相当于把主机端原本不那么理想的 PCIe 信号重新整理后再输出。 对于 EVB 验证来说，这可以大幅减少主机插槽信号质量带来的干扰。

经过Gen5 Switch卡后输出的x16达到对端接收端量测的16个lane眼图(经过0.5m或者1m cable)

第二，Switch 的兼容性通常比 Retimer 更好。 成熟的 PCIe Switch 芯片和板卡已经在大量行业测试和客户项目中使用过，稳定性、生态兼容性和可预期性都更强。

第三，它更适合问题定位。 如果客户的 Endpoint EVB 直接接服务器插槽出现问题，问题可能来自主机、线缆、EVB、芯片、BIOS、信号完整性等多个环节。 如果中间加入一张稳定可靠的 Switch 卡，且 Switch 输出侧信号足够好，那么下游再出现问题时，工程师更容易把注意力集中到 Endpoint 端本身，而不是一直怀疑主机环境。

第四，它也方便扩展。 一些 Switch 卡顶部提供标准 PCIe 插槽，一些方案可以输出 MCIO x8/x8，还可以配合扩展板构建多设备、多 GPU、多 Endpoint 的验证环境。

当然，Switch 卡也不是没有代价。 它成本高于普通线缆，也需要确认库存和接口形态。 但对于 PCIe 5.0 x16 芯片验证来说，时间成本和问题定位成本往往比一张卡本身更贵。

在研发阶段，我们更关心的是： 环境要可靠，问题要可复现，定位要清晰。

从这个角度看，Switch 卡往往是更稳妥的选择。

十、MCIO x8+x8：下一版 EVB 可以考虑的更灵活方案

电话后半段，客户又进一步讨论了另一个方向： 如果未来 EVB 板不继续使用 PCIe CEM x16 插槽，而是在板上设计两个 MCIO x8 接口，是否更方便？

这个思路非常值得考虑。

在当前服务器平台中，MCIO 已经非常常见。 尤其是存储服务器、GPU 扩展、PCIe Switch 扩展板、高速背板连接场景中，MCIO x8、x16、SlimSAS 等线缆化连接方式越来越普遍。

如果 EVB 板上做两个 MCIO x8 作为上行输入，就可以用两根 MCIO x8 线缆承载完整 x16 链路。 主机侧可以通过 PCIe CEM 转 MCIO 的小转接板、Retimer 卡、Switch 卡或扩展板输出两个 x8 MCIO。 这样布线会比 CEM 插槽到 CEM 插槽 jumper 更灵活，线缆选择也更多。

MCIO 方案还有一个好处： 它更接近当前很多服务器内部真实互联方式。 CPU 到背板、Switch 到扩展板、主板到 GPU 托盘，很多都已经在使用类似线缆化连接。

不过，MCIO 设计也不是随便接两根线就行。 需要明确 lane 分配，例如一个 MCIO 对应 Lane 0–7，另一个对应 Lane 8–15； 还要确认时钟、复位、Presence、边带信号等如何处理； 如果涉及 CXL，还要进一步关注链路训练、内存语义、拓扑和固件支持。

但整体上，对于下一版 EVB 或更复杂的验证平台，MCIO x8+x8 是非常值得考虑的方向。 它比传统 CEM jumper 更灵活，也更适合未来多板互联和系统级验证。

十一、这次沟通真正体现的，不只是“卖一根线”

如果只看客户最初的问题，这次咨询可以简单归结为： “有没有 PCIe 5.0 x16 CEM 插槽到 CEM 插槽的 jumper？”

但真正有价值的部分，是我们一起把这个问题拆成了完整的工程判断。

客户当前最直接的需求是 jumper。 但我们还需要一起判断：

这根线是直通还是交叉？ 是否需要带电？ 长度控制在多少比较合理？ 目标是稳定跑 Gen5 x16，还是先跑通链路？ 是否允许修改 EVB 板上的 Tx/Rx 顺序？ 是否要采购不同长度线缆做对比测试？ 主机端插槽信号质量是否可靠？ 如果链路不稳定，是加 Retimer、Redriver，还是 Switch？ 如果下一版重画板，是否改成 MCIO x8+x8 更合适？ 未来是否需要协议分析仪进一步抓取链路训练和错误信息？

这就是 Saniffer 在高速接口验证项目中的价值。

我们并不是简单把某个型号报给客户，而是帮助客户把测试环境里可能踩的坑提前暴露出来。 在 PCIe Gen5 这种高速链路里，很多问题一旦后期才发现，代价非常高。 一根线买错，可能调不通； 一个 Retimer 选错，可能引入几个月兼容性问题； 一个服务器平台信号不好，可能让客户误判自己的芯片； 一套连接架构没想清楚，可能下一版 EVB 还要重画。

所以，高速接口验证不是单点采购，而是一套工程经验。

十二、Saniffer 能提供什么？

围绕这类 PCIe 5.0/6.0 芯片验证和系统互联场景，Saniffer 能提供的不只是线缆，而是一整套高速接口验证工具链。

包括：

PCIe Gen5/Gen6 高速跳线、延长线、转接卡和 interposer； PCIe CEM、MCIO、U.2/U.3、M.2、EDSFF、OCP NIC 等不同接口形态的适配方案； 基于 Switch、Retimer、Redriver 的链路扩展和信号增强方案； 用于 Endpoint、SSD、GPU、DPU、CXL 设备验证的 PCIe Switch 扩展平台； PCIe/CXL 协议分析仪，用于抓取链路训练、TLP/DLLP、AER、LTSSM 等协议细节； 针对企业级 SSD 的热插拔、故障注入、电压拉偏、功耗分析和长期稳定性测试方案； 面向客户研发阶段的测试环境搭建建议和现场问题定位支持。

对于做 PCIe Endpoint 芯片的客户来说，Saniffer 的角色不是简单供应商，而更像是帮助客户把“芯片—EVB—主机—线缆—Switch—协议分析—系统验证”这一整条链路搭起来。

在 PCIe Gen5/Gen6 时代，很多研发团队面对的问题并不是“有没有规范”，而是“规范到真实系统之间有多少坑”。 这些坑，往往只有真实项目里踩过、测过、调过，才知道该怎么绕。

结语：高速接口验证，最怕的不是问题，而是环境不干净

一块 PCIe 5.0 x16 Endpoint 芯片 EVB 板，要连到测试主机，看起来只是一个物理连接问题。 但真正进入调试后，它很快会变成信号完整性问题、链路训练问题、主机兼容性问题、线缆选型问题、Retimer 固件问题、Switch 拓扑问题。

这就是高速接口验证的现实。

低速时代，接上线，大概率就能通。 PCIe Gen5 时代，接上线只是开始。 线缆、插槽、主板走线、服务器平台、信号裕量、协议协商，每一个环节都会影响最终结果。

因此，我们给这类客户的建议通常很明确：

如果只是快速验证，优先选择短距离、高质量、已验证过的连接方案； 如果必须使用 CEM 插槽到 CEM 插槽 jumper，一定确认直通/交叉和供电方式； 如果 EVB 还可以修改设计，尽量选择更容易采购、更容易验证的连接形态； 如果测试环境信号质量不确定，优先考虑稳定可靠的 Switch 卡作为中继； 如果未来要做更复杂的系统级验证，可以考虑 MCIO x8+x8 或 Switch 扩展板架构； 如果出现链路训练、掉速、AER 或兼容性问题，应该尽早引入协议分析仪和信号路径排查工具。

一根 PCIe Gen5 x16 跳线，本身并不复杂。 复杂的是，它背后连接的是一整套高速硬件验证体系。

而 Saniffer 要做的，就是帮助客户在这套体系里少走弯路，把问题尽早暴露、尽快定位、尽量在实验室解决。

更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND,新型存储技术NVM（RRAM/ReRAM, FRAM/FeRAM, MRAM, PCM, 3D-NOR, SRAM/DRAM等） DDR5/LPDDR5以及UFS测试方面的问题想咨询，可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本，我们已经整理收录在Saniffer公众号的【白皮书】菜单中。

欢迎关注Saniffe公众号，点击底部菜单栏即可免费获取。如有任何技术问题，也可直接在公众号内留言交流。