FeRAM测试不只靠SMU：一场某985大学Demo，看懂TestMesh如何把Crossbar阵列测起来

很多做新型存储器件的实验室，一开始都是从探针台、SMU、示波器、脉冲源这些通用仪器慢慢搭测试环境。单个器件、少量 test structure，这样做没有问题；但一旦进入阵列级别，比如 32×32、64×64，甚至更大规模的 crossbar 或 FeRAM 阵列，传统仪器堆叠出来的测试系统就会很快遇到瓶颈。

不是不能测，而是测得慢、接线复杂、波形同步困难、脚本维护麻烦，更重要的是，很多数据不容易以阵列图、分布图、差分图的方式快速呈现出来。对于真正做材料、器件、工艺和阵列验证的团队来说，这些问题会直接影响实验效率。

这次 NplusT 团队给北京某大学大学团队做的 TestMesh Demo，虽然现场演示用的并不是 FeRAM 器件，而是一颗ReRAM（也简写为RRAM）阻变存储 crossbar 测试芯片，但整个测试方法、硬件架构和软件操作逻辑，对 FeRAM、RRAM、PCM、MRAM 等新型存储阵列都有很强的参考价值。

整场交流从硬件开箱式介绍开始，逐步进入阵列寻址、电流测量、波形编辑、Python 脚本、三角波输出、cycling 循环测试，最后又回到该大学团队真正关心的 FeRAM 测试需求：高电压、纳秒级脉冲、正负极化、电荷积分、晶圆/封装测试，以及未来是否需要定制化硬件。

这不是一次简单的产品演示，更像是一场围绕“新型存储阵列到底该怎么高效测试”的技术交流。

一、Demo开场：先看一套真正跑起来的TestMesh环境

会议一开始，NplusT 团队先说明了这次 Demo 的背景。原本大家关心的是 FeRAM 测试，但现场已经搭好的 Demo 环境是一套用于RRAM阻变存储阵列测试的系统。因此，他们决定先通过这套 resistive memory crossbar 环境，把 TestMesh 的硬件结构、软件操作和阵列测试流程完整展示出来。

从现场画面看，这套系统的核心是 TestMesh TMA-100 主机。它不是一台单纯的脉冲源，也不是普通的 SMU，而是一个面向存储阵列测试的平台。主机内部集成了计算机、测试资源、波形发生、测量单元和控制板卡。外部通过键盘、鼠标、显示器操作软件，整体更像是一台为新型存储器件设计的专用测试工作站。

在这次 Demo 环境中，TMA-100 主机旁边还连接了一套 extension unit，也就是扩展单元。被测芯片放在扩展单元的 socket 区域内。这个测试芯片内部是一颗 32×32 的存储阵列，总共 1024 个 cell，也就是 1K cell。每个 cell 都可以通过 word line、bit line 和 select line 被独立寻址。

这一步非常重要。因为新型存储器件测试真正从“单 cell”走向“阵列”时，最先遇到的不是材料问题，而是如何把每一个 cell 准确、快速、可重复地寻址出来。TestMesh 这套系统的设计目标之一，就是把这种复杂寻址和测量动作封装成一个相对清晰的测试流程。

二、TMA-100主机：64路数字通道、多路波形发生和PMU资源集中在一起

随后，NplusT 工程师开始介绍 TMA-100 主机本身的资源。

这套 TestMesh 系统内部有 64 路数字通道，可用于控制和寻址；同时最多支持 12 路高速 waveform generator，用来产生测试器件所需的脉冲或复杂波形；此外还有多路独立可编程电源和 PMU 测量资源，用于电压、电流等参数的测量和控制。

这类架构和传统“外接一堆仪器”的方案有很大区别。

传统方案里，脉冲源、SMU、示波器、矩阵开关、探针台控制器往往来自不同厂家，通信接口不同，触发方式不同，脚本也要自己拼接。做几个点还好，一旦要对 1024 个 cell 扫描、set/reset/read，再叠加 cycling、统计分布和差分分析，系统复杂度会迅速上升。

TestMesh 的思路是把大部分核心测试资源集中到主机内部，再通过扩展单元和定制化夹具靠近被测器件。这样做的好处是同步性更好，软件操作更统一，阵列测试的流程也更容易标准化。

三、为什么需要Extension Unit？不是所有应用都要，但阵列测试很有用

接下来，NplusT 团队重点解释了为什么这次 Demo 要使用 extension unit。

他们讲得很清楚：extension unit 并不是所有应用都必须配置。有些客户只用 TMA-100 基础主机就可以完成测试。但在某些场景下，扩展单元会非常有价值，主要有三个原因。

第一个原因是信号数量不够。 这次 Demo 的 32×32 crossbar 阵列，需要大量模拟通道和寻址通道。被测器件涉及 word line、bit line、select line 等多组信号，整体连接数量远远超过普通单器件测试。扩展单元上的小模块可以把来自 TestMesh 主机的资源扩展、分配到更多 device terminal 上。

第二个原因是高电压信号最好不要直接放在主机内部处理。 新型存储测试经常需要比普通逻辑电路更高的电压，尤其是 FeRAM、PCM、RRAM 等材料和器件研究里，高压脉冲并不少见。把高压相关电路放在靠近 DUT 的扩展单元中，有助于降低主机内部复杂度，也便于根据不同应用做定制。

第三个原因是高精度电流测量最好靠近被测器件。 如果被测器件和主机之间拉很长的线缆，线缆的电容、寄生参数和噪声都会影响测量。尤其是小电流测试，电流感测如果离 DUT 太远，很容易引入误差。因此，NplusT 在扩展单元里放置电流感测模块，把电流转换成电压后再送回主机测量，从而尽量减少线缆对电流测量的破坏。

这一段其实回答了很多实验室都会遇到的问题：为什么不能只用一台万能主机，把所有线都拖到探针台或测试板上？原因就在于，阵列级别的新型存储测试不只是“通道数多”，还涉及信号质量、测量精度和高压安全边界。

四、Socket周围的三组模块：Word Line、Bit Line、Select Line如何被寻址？

Demo 继续往下走，NplusT 工程师把镜头切到 socket 周围的模块区域。

在这个扩展板上，socket 周围分成三块区域。上方和侧边有不同的 IV module，这些模块负责把主机中的 waveform generator、测量资源和数字控制信号路由到具体的 word line、bit line 和 select line 上。

在这个 32×32 阵列里，每个 cell 都有对应的 word line 和 bit line，同时还有 select transistor。Select transistor 也按照列连接。系统通过 word line、bit line 和 select line 的组合，可以独立控制每一个 cell。

这里有一个细节很有意思：系统不仅可以在 cell 的上端测电流，也可以在下端测电流。底部区域同样有 IV module，用来寻址对应列，并且把电流转换成电压后送回主机测量。这样的设计让工程师可以根据具体器件结构选择更合适的测量路径。

整个扩展板上的寻址、复用和配置动作，由三颗 FPGA 控制。这些 FPGA 负责切换路径、选择 cell，并通过高速串行连接与主机通信。NplusT 提到，这个串行通信速率最高可到 2.5Gbps，目的就是减少板卡配置时间，让系统从一个 cell 切到另一个 cell 的速度更快。

对于做阵列测试的人来说，这一点非常关键。阵列测试效率不只取决于脉冲本身有多快，还取决于每个 cell 之间切换、配置、测量和数据记录的总时间。如果每测一个 cell 都要靠外部矩阵开关慢慢切，最终 1024 个 cell 或更大阵列的测试时间会非常长。

五、测试板是否每颗芯片都要重新做？答案是分层定制

该大学大学的 Jack 随后提出了一个很实际的问题：这块测试板是不是每一种芯片都要重新设计？如果不同 test chip 的尺寸、封装、pin 数量都不一样，是否每次都要重做整套电路？

NplusT 的回答很有代表性：TestMesh 主机是通用的；extension unit 通常是面向某一类器件家族设计的；真正和具体封装、pinout、I/O connection 绑定最紧的是 socket board。

也就是说，它不是每次都从零开始重做整套系统，而是分层复用、分层定制。

最底层的 TestMesh TMA-100 主机是通用平台。 中间的 extension unit 可以针对 RRAM crossbar、NAND 或某一类存储阵列做成“家族化”方案。 最靠近芯片的 socket board，则根据具体封装、引脚定义和测试结构定制。

这对于高校和研发团队很重要。因为新型存储研究里的 test chip 变化很快，今天可能是 32×32，明天可能是 64×64；今天是封装芯片，明天可能是晶圆探针测试；今天是 HfO₂ FeRAM，明天可能是 AlScN FeRAM。如果每次都要重做整套测试系统，成本和周期都很难接受。

分层定制的思路，正好解决了这个问题：核心平台尽量通用，扩展单元面向器件家族复用，最外层 socket/probe interface 再根据实际芯片调整。

六、大箱子里面到底有什么？不是空壳，而是资源集中调度中心

Jack 还注意到 TestMesh 右侧主机箱体比较大，于是问：这个大箱子里面到底是什么？只是一个 pass-through box，还是里面有复杂电路？

NplusT 工程师解释，主机内部并不是简单转接盒。前面板看到的是一些 SMB 接口和 relay/switch matrix，用来把内部资源路由到不同外部通道；真正复杂的板卡都在箱体内部。

里面包括 base unit，用来控制 64 路数字 I/O、四路可编程电源、参考电压/电流等资源；还可以安装多张 waveform generator card，每张卡上又有自己的 PMU。主机内部还有 switch matrix，用于把数字通道、波形发生器、电源、参考源等资源灵活配置到外部接口。

NplusT 特别强调，主要的信号产生和测量同步动作都在主机内部完成。这样做可以保证多个资源之间有良好的同步关系。对于新型存储器件测试来说，同步非常重要，因为 set、reset、read、select、bias、measure 往往不是孤立动作，而是一串时序动作。

如果这些动作由多台外部仪器分别完成，再通过软件触发拼起来，时间同步和延迟控制会变得复杂。而 TestMesh 把这些资源集中在同一系统内，可以让软件更容易定义和控制完整的测试时序。

七、纳秒脉冲、长线缆和信号完整性：这是FeRAM客户真正关心的问题

硬件介绍之后，该大学团队开始问到更贴近 FeRAM 应用的问题：SMA 线缆从主机接到测试板，如果要做纳秒级脉冲测试，线缆延迟、电容、振铃、串扰会不会影响测试结果？

NplusT 的回答比较客观。

TMA-100 主机内部的 waveform generator 可以产生 5ns 级别的脉冲。但如果这个 5ns 脉冲要通过 1 米甚至更长的线缆传到 extension unit 或探针台附近，线缆电容和寄生参数会明显影响边沿。尤其是客户希望把 extension unit 放在探针台上，而 TestMesh 主机放在两三米之外时，线缆长度就不可避免。

他们提到，线缆带来的主要问题不是简单的 ringing，而是电容负载对上升沿和下降沿的影响。1 米线缆可能带来百 pF 量级的电容，这会让非常快的脉冲边沿变慢。因此，对于 RRAM 这类不一定工作在极短纳秒域的应用，当前配置可以满足需求；但如果客户确实需要非常短的脉冲，例如几纳秒甚至更短，同时还要高电压，就可能需要不同的方案。

这里其实点出了 FeRAM 测试的难点。FeRAM 尤其是某些材料体系，可能需要短脉冲、高电压、正负极化和精确电荷测量。这个需求比普通电阻态存储阵列更加苛刻。

NplusT 的思路不是简单说“我们一定都能做”，而是建议根据客户具体需求来定义方案。如果某些高压超短脉冲已经超出 TestMesh 内部 waveform generator 的最佳工作范围，可以考虑集成外部专用脉冲源。这样 TestMesh 仍然负责阵列寻址、流程控制、数据采集和软件平台，外部仪器负责最极端的脉冲生成。

这其实是一个比较务实的方案：不把 TestMesh 包装成无所不能的万能仪器，而是把它作为阵列级测试平台，根据器件需求灵活集成外部仪器。

八、软件演示：从Read Map开始看懂阵列测试效率

接下来，Demo 进入软件部分。

NplusT 工程师切到连接 TestMesh 的 PC 界面，打开 TestMesh 的图形化用户界面。左侧是 test program 和 experiment 列表，可以看到 read、set、reset、form 等操作。每一个操作背后都可以定义相应的波形和参数。

以 reset 操作为例，界面中可以看到多路 waveform generator 分别对应不同信号，例如 selector active、selector inactive、word line active、word line inactive、bit line active、bit line inactive。工程师可以在 GUI 中直接调整每一路的电压、时间、上升沿、下降沿等参数，调整后界面上会立即显示波形变化。

随后他们执行 read 操作。这个 read 操作并不是只读一个点，而是对整个 32×32 阵列进行扫描。软件界面中可以选择测试区域，比如 row from、row to、column from、column to；也可以设置测试条件，比如读电压、量程等。Demo 中选择了整个 32×32 阵列，并在 300µA 量程下读取每个 cell 的电流。

测试完成后，软件生成了一张 read map。这个 map 里每一个小方块代表一个 cell 的电流。工程师可以一眼看到整个阵列的状态：哪些 cell 电流较大，哪些 cell 电流较小，哪些行或列有异常。

现场演示中，这颗器件本身并不是特别理想，有两条 word line 或两行表现不太好。但这反而让 Demo 更真实。因为实验室里拿到的 preliminary device 往往就是这样，并不是每一个 cell 都完美工作。真正有价值的是，系统能不能快速把这些异常区域显示出来。

软件还可以进一步生成电流分布图。横轴是电流，纵轴是对应 cell 数量。这样，工程师不仅能看空间分布，还能看统计分布。这对材料和工艺团队非常有用，因为他们关心的不只是某一个 cell，而是整个阵列的均匀性、离散性和异常点分布。

九、重复Read和差分Map：看出测试重复性

为了展示测试重复性，NplusT 工程师又重复执行了一次 read 操作，生成第二张 read map。随后软件用差分分析功能，把两次 read map 做差，生成 differential map。

如果两次读数非常接近，差分图应该接近零。现场显示的差分图基本集中在接近零的位置，说明在当前量程下，重复测量结果比较稳定。

这个功能看似简单，但对器件研究很重要。

很多时候，研究人员关心的不是一次读数，而是某个操作前后器件是否真的发生了变化。如果测试本身重复性不好，那么后续 set/reset、cycling、retention、disturb 的结果就很难判断。差分 map 可以帮助工程师快速区分：是器件真的变化了，还是测量噪声和系统漂移造成的假象。

十、局部Set再Read：阵列中某一块区域的电流真的被改变了

接着，NplusT 工程师演示了一个更直观的操作：只对阵列中的一小块区域执行 set 操作。

他们选择了阵列中的一个局部 box，例如从某一行、某一列开始的一小块区域，而不是对整个 32×32 阵列都操作。随后对这一区域施加一次 set pulse，再重新读取整个阵列。

新的 read map 显示，被 set 的局部区域电流发生了变化。颜色从原来的绿色向浅蓝色变化，代表这些 cell 的电流升高。当然，并不是每个 cell 变化完全一致，因为这只是一次简单的 blind pulse，还不是复杂优化过的算法。但从 Demo 的角度看，系统已经清楚展示了三件事：

第一，可以选择阵列中的任意局部区域； 第二，可以对这一区域施加指定 set/reset/read 操作； 第三，操作之后可以通过 map 直观看到器件状态变化。

这就是阵列测试平台和普通仪器组合的最大差别之一。普通仪器可以测一个点，也可以通过矩阵开关慢慢扫一片区域，但要把“局部选择—波形施加—全阵列读取—结果成图—差分分析”做得顺畅，并不容易。

十一、每个按钮背后都是Python脚本：可以交互，也可以跑两天

软件演示到这里，该大学团队注意到界面左侧有很多测试项，于是问这些操作到底是什么。

NplusT 工程师解释，read、set、reset、cycling 等每个操作背后都是 Python script。用户可以在图形界面中点击执行，也可以打开脚本直接修改。

他们展示了 read 脚本。脚本前面定义参数，比如 area、condition、result；这些参数会自动显示到 GUI 中，让用户在界面上填写 row from、row to、column from、column to、读电压、量程、结果 map 名称等。脚本执行时，会从 GUI 中读取这些参数，再调用对应的 operation。

这种设计比较适合科研团队。因为不同老师、不同学生、不同器件项目对测试流程的要求差别很大。如果所有东西都封装死在软件里，灵活性不够；但如果所有操作都只能写代码，又会增加使用门槛。

TestMesh 的方式是：常用操作可以在 GUI 里编辑和执行；复杂实验可以通过 Python 脚本扩展。一次操作可以是几秒钟的交互测试，也可以是跑两天的长周期实验。对于 endurance cycling、retention、disturb、array mapping 这类测试来说，Python 脚本的灵活性非常重要。

十二、波形怎么定义？既可以图形化编辑，也可以Python生成

该大学团队接着问到一个非常关键的问题：如果实验中需要不同波形，比如矩形波、三角波、复杂多段波形，TestMesh 软件能不能定义？

NplusT 的回答是可以，而且有几种方式。

第一种方式是在图形界面中直接编辑 waveform。用户可以拖动或修改参数，定义电压台阶、持续时间、上升沿、下降沿等。

第二种方式是在 Python 脚本中定义 waveform。比如脚本中设置从 0V 到 5V，用 10ns 上升，然后保持 100ns，再跳到另一个电压。NplusT 特别说明，它不是传统意义上的 arbitrary waveform generator，而更像 algorithmic waveform generator。也就是说，用户通过定义一系列 edge 和 segment 来构造复杂波形。

第三种方式是先在 GUI 中设计波形，再在 Python 中修改其中的参数。这样既保留图形化的直观性，也保留脚本自动化能力。

这一点对 FeRAM 测试很关键。FeRAM 经常需要正负脉冲、三角波、PUND 类序列、不同上升/下降沿、不同 hold time，以及对电流或电荷的同步采样。如果软件只能输出固定矩形波，很多实验都做不了。TestMesh 的可编程波形能力，正是它区别于普通阵列扫描系统的重要地方。

十三、现场演示三角波：2V变4V，上升下降沿可以改到100ns

为了回应该大学团队关于三角波的需求，NplusT 工程师现场复制了一个已有 operation，把它改成 triangle waveform。

他们先在软件中设置三角波，然后让系统输出到示波器。为了避免影响器件，Demo 中先把器件从 socket 中取下，再运行测试。示波器上可以看到三角波确实被输出。

接着他们又演示了电压放大效果。软件里设置的信号经过扩展单元放大后，输出到 DUT 的实际电压变为两倍。比如输入端看到 2V，经过放大后到器件端变成 4V。

随后，他们又修改了 rise time 和 fall time。一开始是 500ns，后来改成 100ns，再次运行后，示波器上可以看到上升沿和下降沿确实变快。

这一段 Demo 对客户非常有说服力。因为它不是 PPT 上说“支持复杂波形”，而是现场把三角波、电压幅度、放大倍数、上升下降沿直接调出来给客户看。对做材料和器件的人来说，能不能现场把波形调出来、看见、验证，是判断一套系统是否好用的关键。

十四、Cycling测试：不是手动重复，而是脚本化重复复杂波形

随后该大学团队又问到 cycling 测试：如果想让某个 set/reset 操作重复 100 次、1000 次，甚至更多次，是否可以直接设置循环次数？

NplusT 工程师打开 cycling 示例，展示了 set/reset 操作可以设置 repeat number。比如设置一次、100 次，甚至更多次。系统可以把某个 waveform 或复杂 waveform sequence 重复执行，并可以用示波器观察重复输出。

这对于 FeRAM、RRAM、PCM 等器件非常重要。新型存储测试里，endurance cycling 几乎是必测项。材料能不能撑住 10³、10⁴、10⁵、10⁶ 次循环，状态是否退化，窗口是否收窄，电流或电荷分布是否漂移，这些都需要大量重复操作。

如果用传统仪器手工拼脚本，cycling 可以做，但往往慢、难维护、数据组织复杂。TestMesh 把 cycling 变成 GUI 参数和 Python 脚本结合的操作，可以大大提高实验效率。

十五、交付周期：标准配置约三个月，定制通常四到六个月

在看完硬件和软件演示之后，该大学团队问到实际交付周期：如果把需求列出来，多久能拿到一台定制机器？

NplusT 的回答比较明确：

如果不需要定制，常规交付周期大约三个月；如果刚好有库存，可能更快。 如果需要定制，则取决于定制复杂度，通常在四到六个月范围内。 这次 Demo 中展示的 crossbar 配置属于比较大的定制项目，整体开发周期不到六个月。 如果只是 socket 级别的小定制，周期会更短；如果涉及软件、测量电路、外部仪器同步，则需要进一步评估。

这段信息对客户很实际。因为高校或企业做设备采购，不只是看功能，还要看项目节奏。如果论文、项目验收、样片 tape-out 或会议 deadline 很紧，交付周期会直接影响决策。

十六、FeRAM真正的特殊点：不是只测电流，还要测电荷和极化

交流后半段，该大学团队终于回到 FeRAM 本身。

Jack 提到，FeRAM 和 RRAM、PCM 有明显不同。FeRAM 关心的不只是电流或电压，还需要关注 polarization，也就是极化；很多情况下需要对电流积分，得到电荷信息。这就涉及 charge sensing，而不是简单 current sensing。

NplusT 团队认可这个判断。他们表示，FeRAM 的 charge sensing circuit 确实不同于当前 Demo 中用于 RRAM 阵列的 current sensing module。如果要测 FeRAM 极化相关参数，可能需要把现有 current sensing 模块替换或扩展为 charge sensing 模块。

但这件事不能简单说“加一个功能”就完成，因为它取决于几个因素： 脉冲宽度有多短； 电流量级有多小； 需要积分的时间窗口多长； DUT 到测试电路之间有没有较长线缆； 是封装芯片测试，还是晶圆探针测试； 是单器件结构，还是大规模 crossbar； 需要正电压、负电压，还是双极性高压脉冲。

该大学团队也补充了自己的实际情况：他们通常会从 wafer 上切不同 die，再做封装；封装可能是 128 pin 或 144 pin，类似 CPU package，因为 crossbar 阵列比较大，并且希望在一颗芯片上测试多个 crossbar。同时，晶圆级测试也可能通过 probe 或 probe card 完成。

另外，FeRAM 极化翻转需要电场方向变化，因此不能只提供正电压，也需要负电压。某些材料体系，比如 HfO₂ 基 FeRAM 和 AlScN 类材料，对脉冲电压、脉冲宽度和极化测试方式都有不同要求。尤其是 AlScN 方向，可能需要更高电压和更短脉冲，这就对测试系统提出了更高要求。

NplusT 的建议是，让该大学团队先列出清晰的 requirement list。比如电压范围、脉冲宽度、上升下降沿、阵列规模、封装形式、是否需要 charge integration、是否需要 probe card、是否需要正负双极性、目标测试 throughput 等。拿到这些需求后，双方再一起评估最合适的系统架构。

这个回答非常工程化。新型存储测试不是标准品买回来就一定适用，尤其是 FeRAM 这种材料、结构和测试方法都在快速演进的方向。最好的方案往往不是“给客户一台现成仪器”，而是围绕客户 test chip 和实验目标做联合定义。

十七、该大学团队当前痛点：现有通用仪器可以测，但效率和频率受限

Jack 最后也谈到他们当前的测试状态。现阶段团队会使用探针和通用仪器，比如 Keysight 相关设备来做测试。但现在遇到的痛点是延迟、传感、频率和自动化效率。

这也是很多高校团队的共同处境：通用仪器精度高、灵活性强，但当测试对象从单个器件扩展到阵列，问题就出现了。 接线越来越复杂； 测试流程越来越长； 脚本越来越难维护； 手工操作越来越容易出错； 数据整理越来越耗时； 多 cell、多 die、多 wafer 之间的比较也越来越麻烦。

因此，Jack 对 TestMesh 的评价很直接：它的编程和测试流程更友好，如果能够解决该大学团队特定 FeRAM 测试挑战，对团队后续测量会有明显帮助。

NplusT 也表示，他们过去和其他客户合作时，确实看到 TestMesh 在效率上比传统仪器组合快很多。但要真正用于该大学的 FeRAM 项目，还需要先解决几个具体挑战，尤其是高压、短脉冲、charge sensing 和封装/晶圆接口问题。

十八、会议收尾：先提交需求，再进入下一轮方案迭代

会议最后，该大学团队解释了目前时间安排。由于团队正在准备一个重要会议或论文 deadline，近期精力主要放在论文和器件工作上，但会尽快整理测试需求。

双方达成的下一步比较清楚：

该大学团队先整理 essential requirements； NplusT 团队基于这些需求提出初步方案； 如果有不清楚的地方，再通过下一轮会议继续迭代； 重点评估 FeRAM 测试中高压、短脉冲、正负极化、电荷感测、封装/晶圆接口和阵列规模等关键问题。

这次 Demo 没有在现场直接给出最终 FeRAM 定制方案，但它完成了一件更重要的事情：让客户看到了 TestMesh 在阵列测试中的实际工作方式，也让 NplusT 团队更清楚地听到了 FeRAM 测试和 RRAM crossbar 测试之间的差异。

十九、这次Demo真正值得关注的地方

如果从产品销售角度看，这次 Demo 展示了 TMA-100、extension unit、socket board、IV module、FPGA 寻址、GUI、Python 脚本、read map、set/reset、triangle waveform、cycling 等功能。

但如果从新型存储研发角度看，它的价值其实更深。

第一，它说明 TestMesh 不是只测单个器件，而是面向阵列级测试。 32×32、1K cell 的 Demo 让客户直观看到，阵列寻址、批量读取、局部 set/reset、map 显示和差分分析可以集成在一个流程里。

第二，它把硬件资源和软件流程连在了一起。 很多系统要么硬件强但软件复杂，要么软件好看但底层控制有限。TestMesh 的特点是 GUI 和 Python 脚本都能控制 waveform、区域选择、读写操作和 cycling。

第三，它承认 FeRAM 测试有自己的特殊挑战。 高压、短脉冲、正负极化、电荷积分、封装/晶圆接口，这些都不是简单把 RRAM 测试方案搬过去就能解决的。NplusT 的态度是围绕客户 requirement 做定制，而不是硬套现成方案。

第四，它给高校团队提供了一个从“通用仪器堆叠”走向“专用阵列测试平台”的可能路径。 对于正在从单 cell 走向 crossbar、从材料验证走向阵列验证的团队来说，这个方向非常有意义。

结语：FeRAM测试的下一步，不只是更快的脉冲源，而是更完整的阵列测试平台

FeRAM、RRAM、PCM、MRAM 这些新型存储技术，过去很多工作停留在材料和单器件层面。但只要想走向阵列，就必然会遇到测试效率、寻址复杂度、数据统计、波形同步和自动化的问题。

这次 TestMesh Demo 给人的最大启发是：新型存储测试不能只问“有没有足够快的脉冲源”，也不能只问“SMU 精度够不够”。真正到了 crossbar 或 FeRAM 阵列阶段，测试系统必须同时解决几个问题：

能不能快速寻址每个 cell？ 能不能定义复杂波形和正负脉冲？ 能不能把 set/reset/read/cycling 自动化？ 能不能直接输出阵列 map、分布图和差分图？ 能不能把 current sensing 或 charge sensing 放到足够接近 DUT 的地方？ 能不能支持封装测试和晶圆探针测试两种形态？ 能不能根据不同材料体系做定制，而不是要求客户反过来适配仪器？

从这次交流看，TestMesh 的优势不在于取代所有传统仪器，而在于把新型存储阵列测试中最繁琐、最重复、最容易出错的部分平台化、脚本化和可视化。

对该大学团队这样的 FeRAM 研究项目来说，下一步最关键的不是马上决定买哪一台机器，而是把自己的测试需求尽可能清楚地列出来：材料体系、阵列规模、封装方式、电压范围、脉冲宽度、电荷测量、正负极化、晶圆测试接口、目标 throughput。只有这些条件清楚了，TestMesh 才能真正从一套漂亮的 Demo 系统，变成一套适合 FeRAM 项目的高效率研发测试平台。

这也是这次 Demo 最有价值的地方：它让双方从“看设备”走向了“定义测试方法”。而对于新型存储研发来说，真正决定效率的，往往正是测试方法本身。

更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND,新型存储技术NVM（RRAM/ReRAM, FRAM/FeRAM, MRAM, PCM, 3D-NOR, SRAM/DRAM等） DDR5/LPDDR5以及UFS测试方面的问题想咨询，可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本，我们已经整理收录在Saniffer公众号的【白皮书】菜单中。

欢迎关注Saniffer公众号，点击底部菜单栏即可免费获取。如有任何技术问题，也可直接在公众号内留言交流。