PCIe 6.0 的设备还在陆续进入实验室，PCIe 7.0 的测试工具已经开始确定交付时间了。

2026 年 9 月 29 日，SerialTek 公布了新一代 Kodiak PCIe 7.0 Protocol Test and Analysis System，计划在 2027 年第一季度正式发货。公开资料给出的目标很明确：在 x16 链路上捕获、分析以及产生 128 GT/s PCIe 7.0 流量，同时覆盖 CXL 4.0 相关测试。

单看“128 GT/s”这个数字，很容易把它理解成又一次 PCIe 速率翻倍。但如果真正在实验室里做过 Gen5、Gen6 调试，就会发现 Gen7 真正麻烦的地方并不是把分析仪的数字从 64 改成 128，而是：到了这个速率以后，测试工具自己不能成为被测系统的一部分问题。

这也是 Kodiak Gen7 这次值得仔细看的地方。

PCIe 7.0 已经不是一份 Roadmap 了

PCI-SIG 在 2022 年第一次公布 PCIe 7.0 目标，三年后的 2025 年 6 月 11 日正式发布 PCI Express Base Specification Revision 7.0。

PCIe 7.0 把每 Lane 数据率从 Gen6 的 64 GT/s 再次提高到 128 GT/s，x16 链路理论双向总带宽达到 512 GB/s。它继续采用 PAM4、Flit-based Encoding，并保持向此前 PCIe 各代的兼容性。PCI-SIG 给出的主要应用方向也相当明确：AI/ML、HPC、Hyperscale Data Center、800G Networking、Cloud，以及汽车、航空航天等高带宽应用。

这里有一个技术变化特别值得注意。

PCIe 5.0 的 32 GT/s 采用 NRZ；到了 PCIe 6.0，通过切换到 PAM4，在不把符号率直接翻倍的情况下实现 64 GT/s。而 PCIe 7.0 仍然使用 PAM4，要再从 64 GT/s 做到 128 GT/s，就必须继续把物理信号速度往上推。

换句话说，Gen6 已经很难做，Gen7 又把 Signal Integrity 的压力往前推了一大截。

这也是为什么到了 Gen7，Protocol Analyzer 不能只讨论“能不能 Decode TLP”，Interposer 本身的 Insertion Loss、Reflection、Connector、PCB 走线，甚至插入分析仪以后有没有改变原来链路的工作状态，都会成为测试结果的一部分。

SerialTek 在自己的 Gen7 资料中特别提到，128 GT/s 环境下需要面对更紧的 Channel Loss Budget，并需要观察 FEC 和 Link Training 相关行为。

一个很现实的问题：128 GT/s x16 抓下来的数据放到哪里？

做过 PCIe 协议分析的人都知道，Analyzer 最让工程师头疼的事情有时并不是抓不到包，而是：

包抓到了，但是太大。

传统分析仪比较常见的工作方式，是设备完成 Capture 以后，把 Trace 传到一台 PC，再由 PC 上的软件进行解析。

Gen3、Gen4 时代这么干还算可以接受；到了 Gen5、Gen6，大型 Trace 已经开始明显拖慢工程师的工作节奏。到了 128 GT/s x16，再把巨大的 Raw Trace 不停搬到 PC 上处理，这条路会越来越吃力。

Kodiak 从 Gen5 开始采用的思路恰恰相反：

计算靠近数据，而不是不断搬数据。

Gen7 Kodiak 内部配置了 Embedded Server、64 GB Trace Buffer 和最高 8 TB 内部 SSD，Trace 直接保存在设备内部，由设备本身完成处理，工程师通过浏览器打开结果。公开配置还包括两个 10GbE SFP+ 接口。

这件事情听起来没有“128 GT/s”那么抢眼，但真正连续调试几天之后，它带来的体验差异反而很明显。

工程师不需要每抓一次包就等待数十 GB 甚至更大的 Trace 搬到自己的笔记本；本地电脑也不必承担全部 Decode、Index 和 Storage 任务。

抓完之后直接看，这可能才是未来超高速协议分析仪比较合理的架构。

Gen7 最怕的一件事：为了抓包，反而把链路搞坏了

高速协议分析有一个很有意思的矛盾：

你希望看到 Host 和 Device 之间真正发生了什么，因此要在中间插入 Interposer；

但只要插入 Interposer，就增加了一段 PCB、Connector 和 Signal Path。

如果因为这一点点额外损耗，让本来可以稳定运行 Gen7 的链路开始大量 Recovery，甚至从 Gen7 掉到 Gen6，那么抓到的 Trace 虽然是真的，却已经不是原来那个系统了。

到了 128 GT/s，这个问题只会更加明显。

因此 SerialTek 在 Kodiak 平台上继续强化其 SI-Fi（Signal Integrity Fidelity） Interposer 设计，核心目标并不是给 Analyzer 增加某个软件菜单，而是尽可能降低 Inline Probe 自身对高速链路的影响。SerialTek 已经公布 Device Smart Fixture、Basic Host Fixture，以及面向 PCIe x16 Add-in Card 的 Gen7 Smart Interposer 等配套 Fixture。

所以以后看一套 Gen7 Analyzer，除了问：

“支持 128 GT/s 吗？”

可能还要再问一句：

“插进去以后，被测系统还能不能保持原来的 128 GT/s？”

对于 Gen7 来说，这两个问题几乎同样重要。

Analyzer 和 Tester 开始越来越难分开

Kodiak 并不只是 Analyzer。

同一平台可以作为 Protocol Analyzer 使用，也可以切换为 Protocol Tester / Exerciser；实际实验室里还可以两台配合，一边制造特定条件，一边观察真正发生的协议行为。

Analyzer 解决的是：

“刚才到底发生了什么？”

Tester 解决的是：

“如果我故意这么做，DUT 会怎么办？”

例如还没有完整 Host 的时候，可以由 Tester 模拟 Host；没有最终 Device 的时候，也可以构造 Device 侧环境。

在 Manual Mode 下，还可以改变 Configuration Space、控制 LTSSM 状态、强制 Sideband Signal，或者主动发送特定乃至异常的 TLP，看 DUT 如何响应。公开资料还明确列出了 DOE、IDE 以及 LTSSM 相关测试能力。

这个能力对早期 Silicon Bring-up 尤其重要。

很多 PCIe 问题在产品后期已经很难重现，但芯片刚回来时遇到的却往往是：

为什么只 Link 到 Gen5？

为什么 Equalization 反复失败？

为什么进 Recovery？

为什么某种 Reset 以后设备不回来了？

收到异常 TLP 以后为什么行为不符合预期？

某一个问题如果只能依赖真实 Host“碰运气”复现，调试效率会非常低。能够把一个偶发问题变成一个可以重复执行的 Test Case，价值往往比单纯把 Trace 显示出来更大。

PCIe 7.0 之外，还有 CXL 4.0

Kodiak Gen7 的另一个变化，是产品名称已经明确写成：

PCIe 7.0 / CXL 4.0 Protocol Test, Analysis and Compliance System。

CXL 4.0 于 2025 年 11 月正式公布，同样进入 128 GT/s 时代，并继续建立在 PCIe 物理层之上。除了带宽翻倍，CXL 4.0 还增加了 Bundled Ports 以及新的 Memory RAS 能力。

这意味着 Gen7 测试环境面对的已经不仅仅是传统意义上的 GPU、NIC 或者 NVMe SSD。

未来实验室里还会越来越多地碰到：

CXL Memory Expander、CXL Switch、AI Accelerator、DPU 以及不同类型的 CXL Device。

而在这些设备上，一个问题究竟来自 PCIe Link、CXL.io、CXL.cache/mem 还是更高层的软件和系统行为，有时候并不容易凭现象判断。

协议分析仪的意义，恰恰是在这些层之间建立一条时间线。

协议和功耗，终于可以放到同一条 Timeline 上看

SerialTek 这次公布的 Gen7 x16 Slot Smart Interposer 还有一个细节值得关注：集成 Quarch Power Analysis。

Kodiak 的 Trace Analysis 可以把 Protocol Event 和电压、电流、功率数据放到同一条 Timeline 上。

对于 SSD、GPU、AI Accelerator 和 CXL 设备来说，这类联合分析越来越有意义。

比如一张 AI 卡突然掉链，到底是 PCIe 先发生异常，还是某个 Power Transient 先出现？

一颗 SSD 从正常状态进入 Recovery 之前，电流有没有异常变化？

设备进入某个 Power State 时，协议上已经完成了状态切换，实际功耗是否同步下降？

一次 Surprise Power Loss 之后，最后完成的是哪个 TLP、哪条 NVMe Command？

以前这些问题经常需要两套仪器分别抓，再靠工程师人工对时间戳。

如果 Protocol 和 Power 能够天然对齐，排查问题会简单很多。

浏览器、REST API 和 Python，可能比 GUI 多几个按钮更重要

Kodiak 延续了 BusXpert 的 Web 架构。

软件运行在设备端，通过浏览器访问，不要求在工程师电脑上安装一套沉重的 Client。多人还可以同时打开同一个 Trace 进行分析。

对于跨国团队来说，这种设计尤其实际：美国实验室里面接着 DUT，中国或者欧洲的工程师可以直接针对同一份 Trace 讨论，而不用到处复制几 GB、几十 GB 的 Capture File。

另一部分则是自动化。

SerialTek 给 Kodiak 提供 REST API，并在此次发布资料中提到 Python SDK，可把 Capture、Analysis 以及 Traffic Generation 放进自动回归测试流程。SerialTek 自己的验证团队也在利用这些接口分析长时间 Link Statistics，寻找人工连续盯屏很容易错过的漂移或者异常。

这一点可能预示着协议分析工具正在发生一个变化。

过去是：

人操作仪器 → 仪器给人看 Trace。

未来很可能逐渐变成：

自动测试系统操作仪器 → 软件自动寻找异常 → 工程师只处理真正值得看的 Trace。

到了 Gen7，一次测试产生的数据量如此巨大，如果所有东西仍然要求工程师从第一条 Packet 开始人工翻，本身就不现实。

目前公开的 Kodiak Gen7 配置

以上为 SerialTek 截至 2026 年 10 月公开的预发布信息，厂家同时注明部分 Gen7 技术参数仍属于 Preliminary Specification，后续正式发货版本可能继续调整。

一个地方需要特别说清楚：Gen7 CTS 现在还不是“已经认证”

SerialTek 目前已经获得 PCI-SIG 对 PCIe 6.0 Link Layer 和 Transaction Layer Compliance Testing 的授权。

但到了 PCIe 7.0，官方产品页面写得也很清楚：

PCIe 7.0 Compliance 授权目前仍处于 Pending 状态。

所以现阶段更准确的表述应该是：

Kodiak Gen7 已经面向 PCIe 7.0 Analysis、Traffic Generation、Protocol Test 和未来 Compliance 环境设计；但不能把它写成“已经获得 PCI-SIG PCIe 7.0 官方 Compliance 认证”。

这个时间点其实很正常。

PCIe 7.0 Base Specification 已经完成，但完整的芯片、系统、测试设备和 Compliance 生态仍然在陆续形成。测试工具本来就需要跑在量产产品前面，否则等 GPU、Switch、Retimer、SSD Controller 全部上市之后再开始准备验证环境，已经来不及了。

那么，Gen7 和现在做 SSD 的人有什么关系？

乍一看，2027 年 Q1 交付一台 PCIe 7.0 x16 Analyzer，好像和今天正在调 PCIe 5.0 SSD、刚开始接触 PCIe 6.0 SSD 的工程师还有点远。

其实并没有那么远。

Gen5 x4 SSD 今天已经能够做到 14 GB/s 左右；Gen6 把链路翻到 64 GT/s 以后，x4 接口的 Host 带宽再次翻倍；到了 Gen7 x4，原始单向接口能力已经来到约 64 GB/s 这个数量级。

真正把这些带宽吃满可能还需要几年，但 SSD Controller、NAND Parallelism、CXL Memory、AI Storage 以及 GPU Direct Storage 类架构都在往更高的数据吞吐发展。

更重要的是，Gen6 已经带来的很多测试难题——PAM4、Flit Mode、FEC、更严格的 Signal Integrity、更复杂的 Link Training——到了 Gen7 并不会消失，而是在 128 GT/s 下继续放大。

所以 PCIe 7.0 Analyzer 现在出现，并不是因为市场上已经到处都是 Gen7 SSD。

恰恰相反。

正因为真正的 Gen7 芯片、Controller、Switch、Retimer、AI Accelerator 和 Storage Device 还处在研发和早期验证阶段，测试工具才需要先到实验室。

2027 年 Q1 这个时间点真正意味着什么？

从 2025 年 6 月 PCIe 7.0 Specification 1.0 正式发布，到 SerialTek 计划在 2027 年第一季度开始交付 Kodiak Gen7，中间相隔不到两年。

对于普通用户来说，PCIe 7.0 可能仍然只是未来服务器规格表里的一个数字。

但对于做芯片和系统研发的人来说，128 GT/s 已经开始变成一个很具体的问题：

板子怎么走？

Interposer 怎么插？

为什么 Link 不上？

为什么 FEC 突然增加？

为什么不停 Recovery？

Retimer 前后到底哪里开始出错？

CXL 设备为什么行为异常？

异常发生时功耗有什么变化？

以及最重要的——

当问题真的出现以后，我们到底能不能把它抓下来？

从这个角度看，Kodiak Gen7 在 2027 年 Q1 开始发货的意义，并不是“又有一台速度更快的协议分析仪”。

它更像是一个时间标志：

PCIe 7.0 正在从 Specification 阶段，真正往 Silicon、Board、System 和 Validation Lab 走。

128 GT/s，开始离实验室越来越近了。

资料说明：本文根据 PCI-SIG、CXL Consortium 以及 SerialTek 截至 2026 年 10 月公开发布的技术资料整理。Kodiak PCIe 7.0 目前仍处于正式发货前阶段，部分技术规格可能在最终版本中调整；PCIe 7.0 Compliance 授权目前尚未完成。本文涉及商业产品信息，如用于商业推广或付费加热，请按照微信公众平台实际要求进行商业内容标识。