看懂 PCIe 6.0 Tx 一致性测试：从接线到报告
2026-10-22 14:44:50
接昨天的文章《PCIe 6.0 电气一致性CTS测试详解》，一张 PCIe 6.0 插卡已经能被服务器识别，驱动也能正常工作，为什么还要送去做 Tx 电气一致性测试？
可以想象两个人隔着一条走廊说话。听清了几句话，说明这一次交流成功了；要检查说话的人是否吐字清楚、音量合适、节奏稳定，还得让他读一段规定的文字，用统一的方法测量。
Tx 测试做的事情与此相似。Tx 是 Transmitter，发送端；CTS 是 Compliance Test Specification，一致性测试规范。测试时，让被测设备发出规定码型，用示波器采集真实电压，再按适用的测试方法分析，判断发送信号是否满足要求。
这篇文章沿着一次实际测试需要考虑的顺序展开：先认识 PAM4 和几个核心指标，再认清治具、接好线，最后进入软件、运行测试、读懂报告。仪器流程以一台可以测试 PCIe 6.0 的示波器和 配套软件为例，接口实物选用厂商公开的 CEM、EDSFF 和 M.2 治具资料。图中的厂商界面与报告均为公开示例，原理图另有标注。
01 示波器到底在检查什么
协议工程师习惯查看 TLP、DLLP、配置空间和链路状态。对于这些没有概念的可以直接参考我们之前在 Saniffer 微信公众号发布的大量的 SerialTek PCIe 6.0 协议分析仪的实际使用的高清视频，举例如下：
这些信息可以告诉我们请求有没有发对、响应是否合理。示波器则把视线拉到更底层，观察承载这些信息的电压随时间怎样变化。
SerialTek PCIe 6.0 协议分析仪抓包记录能够显示一个包，通常不能据此得出该包对应电平的间距、边沿抖动或发送端噪声是否达标。分析这些电气特征，需要相应的测量链路。
Tx 一致性测试也不能包办接收端容限、协议一致性和整机互操作。它提供的结论有明确范围：在规定连接、码型、速率和分析条件下，受测发送端的相应项目是否满足要求。
另一个范围要提前分清。Base 测试偏向芯片和器件的电气要求；CEM 是 Card Electromechanical，面向常见插卡及系统插槽形态，还要考虑板级连接和相应的通道条件。二者的测量点、处理流程和限值不能随意互换。
02 PAM4 像四级台阶 中间两级也要站稳
PCIe 6.0 在 64 GT/s 下使用 PAM4。以前的 NRZ 主要区分高、低两个电平，PAM4 则区分四个电平，一次符号可以表示两个比特。
如果把允许的总电压范围想成一段楼梯，NRZ 只需区分上下两层，PAM4 要在这段高度中安排四层。电平之间留给噪声的空间变小了，中间两层的位置也必须合适。
图 1 四电平和三个眼开口的概念示意，不是实测波形，也不是规范眼图模板。实际测试使用规定的滤波、时钟恢复和分析方法。
这里很容易把两个数字混为一谈：64 GT/s 的 PCIe 6.0 PAM4 信号，其符号速率为 32 GBaud，一个符号约持续 31.25 ps。这个结果用于理解信号变化有多快，并不能据此把示波器带宽设成 16 GHz。仪器要求还取决于测试方法。
RLM 看四层台阶的位置是否合适
RLM 是 Ratio of Level Mismatch，描述四电平的线性度。理想情况下，四个电平分布均匀，RLM 接近 1。
举个纯概念例子：四个差分电平分别在 −300、−100、+100、+300 mV，间距很均匀；如果中间两层明显向某一端挤过去，其中一些判决空间就会收窄。这里的电压仅帮助理解，不是 PCIe 6.0 的统一规定值。
只盯着最高与最低电平，很可能漏掉这种问题。RLM 会把中间电平的位置也纳入评价；正式数值应按规定算法计算，不能凭眼图观感打分。
SNDR 看有用信号与噪声失真之间的差距
SNDR 是 Signal to Noise and Distortion Ratio，信号与噪声失真比，常用 dB 表示。可以把它理解为一次标准朗读的清晰程度：声音有多强，背景杂音和失真又有多少。
但“把音量开大”并不必然让所有项目变好。发送端仍需满足摆幅、线性度和均衡等要求。更重要的是，示波器自身也有噪声，就像录音机也带底噪。Gen6 的相关测量需要按规定的方法处理仪器噪声贡献，不能把全部噪声都算在 DUT 头上，也不能随意填一个补偿值来提高成绩。
Jitter 看信号变化有没有踩准节拍
Jitter 是抖动，描述边沿相对于预期时间位置的偏移。把它想成跟节拍器拍手：每次拍手的位置有早有晚，接收端能稳定判断信号的时间空间就会受到影响。
PAM4 的跃迁组合比 NRZ 多。PCIe 6.0 使用对应的码型和测量方法，不能在任意 PAM4 分析界面中读出一个通用 Tj，就认定完成了 PCIe 的抖动测试。
Preset 看发送端是否兑现了它声明的均衡设置
走线和连接器会改变信号的不同频率成分。发送端通过 Tx EQ 均衡预先调整波形，帮助信号经过通道后仍能被识别。
可以把 Preset 想成预设好的音效档位。要求切到某一档时，仪器要检查实际输出是否与该档规定的均衡特征相符。PCIe 6.0 PAM4 使用 Q0 至 Q10 这组 Preset；测试会从规定码型中提取脉冲响应或采用相应拟合方法，检查输出。
“我在寄存器里写入 Q3”与“引脚上实际输出符合 Q3”，之间还隔着一次测量。
| 项目 | 用通俗的话理解 | 阅读结果时看什么 |
|---|---|---|
这张表帮助认识项目，并非每个对象都使用完全相同的测试清单。完整项目应由适用 CTS 和软件测试配置确定。
03 台架上各件东西分别做什么
先看一台真正用于这类测量的示波器。
上述图中的示波器的公开规格区分了不同输入路径：两路 1.85 mm 输入可提供 50 GHz 带宽，ProAxial 路径的带宽则不同。插口数量相同，不能说明各插口的最高带宽也相同。
本文引用的 2026 年 8 月版 CEM 测试手册，为 64 GT/s 指定了至少 50 GHz 的实时示波器配置。因此，不能用“符号速率是 32 GBaud、奈奎斯特频率（Nyquist Frequency）是 16 GHz”直接推导出“16 GHz 示波器就够了”。这类似相机拍运动物体：只根据动作重复频率选镜头，还不足以保留动作边缘的细节。
采样率和带宽也要分开理解。前者好比每秒拍多少张照片，后者好比成像系统能保留多细的变化。只提高照片数量，补不回已经被低带宽路径滤掉的细节。
| 台架组成 | 作用 | 本文示例中需要核对的事项 |
|---|---|---|
普通的固定码型 Tx 电气测量，核心是 DUT 发信号、示波器收波形，并不天然要求误码仪来统计接收错误。某些自动控制、动态均衡或整套 Tx/Rx 方案中还会使用其他仪器，要按所测项目配置。
04 CLB 和 CBB 先看谁是被测对象
CLB 是 Compliance Load Board，一致性负载板。它连接主机或系统端口，提供规定的连接和引出路径。测试服务器插槽的 Tx 时，通常把对应 CLB 插到这个插槽里。
CBB 是 Compliance Base Board，一致性基板。它接纳被测插卡或设备，并提供相应的供电、时钟、控制和信号连接条件。测试插卡本身的 Tx 时，通常把卡插到对应 CBB 上。
记忆时可以先看外形：CLB 往往像一张要插进主机的“测试卡”，CBB 往往像一块接纳设备的“测试底座”。它们都有不同接口版本，不能按名字理解为只存在 CEM ×16 形态。
图 3 CEM Tx 的两种对象。上方测主机，CLB 插入主机插槽；下方测插卡，插卡接入 CBB。两种情况都把被测发送端的一对信号引到示波器。为突出测量方向，图中省略了按项目要求配置的其他通道和控制连接。
图 4 Allion APT25012 CEM ×16 CLB6.0 实物例。金手指一侧进入主机，另一侧的高频连接组件用于引出信号；附带的校准结构也属于测试配置的一部分。
图 5 Allion APT26016 CBB6.0 实物图，增加局部放大与中文标注。观察接纳插卡的 CEM 插槽、数据连接组件及供电位置；它用于说明治具构成，不表示已经与本文示波器完成同一套正式系统验证。
如果把 CLB 和 CBB 简化成“一个测 Tx、一个测 Rx”，接线很容易从第一步就弄反。决定用哪一种的首先是被测对象；同一类治具可以参与相应的 Tx 或 Rx 测试。
一条 Lane 的差分信号为什么通常要用两根测量同轴线
一条 PCIe Lane 包含两个传输方向。只看其中一个发送方向，Tx+ 与 Tx− 构成一对差分信号。在本文示例的双路采集方式中，两根同轴线分别送到两个指定输入通道，再按测试软件要求处理。
这里有三个细节值得逐一核对。
第一，找到的是“被测设备的发送信号”。治具上的 Tx、Rx 标注可能采用自己的观察方向，不能脱离引脚映射只凭丝印猜测。Lane Reversal、极性和 Lane 号也要对应。
第二，两根线不只要外观看起来等长。它们与适配件、输入通道共同构成两条测量路径，需要进行相应 Deskew，也就是时延校正。两路时间基准没有对齐，差分处理就可能把测试链路的偏差带进结果。
第三，接头要成套匹配。MMPX、SMPM、2.92 mm 和 1.85 mm 是不同连接形式。不要把高带宽要求简单翻译成“找两根看起来不错的 SMA 线”，也不要把某幅图中的接头尺寸照搬到另一台仪器。
这张图也提醒我们：接线图同时包含测量和控制信息。电源、码型切换路径、被测 Tx 差分对，不能当成同一种线来连接。
05 波形进了示波器 为什么还不能马上判定
示波器记录到的信号，已经经过 DUT 的板级路径、治具、同轴线和适配件。要回答某个规范测量点上的问题，必须知道这些部分分别算在测量对象里，还是需要按方法补偿。
可以把它想成录音测试：要判断说话人的特征，不能把临时换上的麦克风线造成的影响全部算到说话人头上；如果要求比较“经过同一条走廊后听起来怎样”，还需要统一走廊条件。
图 8 后处理分工示意。去嵌入、嵌入和参考接收机处理是否启用、采用什么参数，由具体项目决定，并不是每一项测量都把图中步骤全做一遍。
去嵌入叫 De-embedding，用测量或经过验证的模型补偿指定测量路径的影响。嵌入叫 Embedding，把规定的通道或封装模型加入分析。两者方向不同。
S 参数文件可以理解为某段高频路径的“特征说明书”。除了文件本身，还要对应实际治具、线缆组合和端口顺序。不能因为软件接受一个 .s4p 文件，就认为模型已经选对。
在相应 Signal Quality 分析中，还可能使用规定的参考接收机均衡和统计分析。它帮助在统一条件下评价 Tx，不代表已经测出了某颗真实接收器的容限。
读测试资料时，还会遇到 SigTest 和 SeaSim。它们是分析工具，不是另一块硬件治具。在本文引用的 Gen6 CEM 方案中，自动化软件会配合规定版本的 SigTest 6、SeaSim 等完成相应分析；不同项目的分工和输入条件仍要按实施方法核对。
噪声补偿则是另一件事。它处理仪器对噪声测量的贡献，不等于去掉治具损耗，也不能代替通道表征。台架配置中把这几项混为“软件优化”，后续报告就很难解释。
06 按一次 CEM Tx 测试的顺序走下来
下面以 CEM 插卡为例。若测主机插槽，改用 CLB 和相应 System 配置；后面再说明 SSD 接口的连接方法。
第一步 写清测试对象和版本
先记录卡的型号、硬件和固件版本、目标速率、Lane、时钟条件，以及本次采用的规范、CTS、实施方法和软件版本。DUT 是 Device Under Test，即被测设备。
工程调试时可以先看一条 Lane、一个项目。若要形成完整的一致性结论，就要回到适用测试计划，确认规定通道、速率、Preset 和其他工作条件均已覆盖。
第二步 完成仪器与连接路径的准备
按仪器要求预热、自校准，使用指定的高带宽输入，核对端接、幅度范围和时延校正。连接器按其要求连接、支撑和紧固，避免让粗硬线缆的重量压在小型高频端口上。
需要的治具表征、通道文件和噪声基线，也在这一阶段确认。更换了会影响测量的线缆、连接件或输入配置后，应复核相关校准是否仍适用。
第三步 让 DUT 输出规定码型
运行正常业务流量，通常不能替代一致性码型。标准码型好比规定好的朗读稿，其中不同片段适合测量不同特征；噪声、电平和抖动分析各有对应要求。
根据 DUT 与治具方案，可以通过测试模式、厂商脚本或支持的控制功能进入和切换码型。先确认实际输出速率和模式，不要只看控制界面上已经选择了“Gen6”。
例如，在本文引用的软件手册中，64 GT/s 的 SNDR、RLM 使用对应的 Compliance Pattern 与 Q0 条件；脉宽抖动则使用相应的 High Swing 测试条件。不是选一个 Q0、抓一份任意波形，就能完成所有 Tx 项目。
第四步 在软件中选对 CEM 对象
测试软件的流程中，先建立 PCI Express 测试会话，选择 CEM Tx Electrical Tests，再选插卡或系统的相应配置。
图 9 厂商手册中的 CEM Tx Test Setup。图内可见 PCIe 6.0、被测设备角色、Lane、SSC 及不同速率的 Preset 设置。它是界面示例，不是一套可以对所有 DUT 原样套用的参数。
| 配置字段 | 工程师需要回答的问题 |
|---|---|
这里应特别留意“插卡”与“系统”的选择。它们不是同一个测试套上两个名字；适用的路径和分析条件会随之变化。
第五步 检查测试树和限值表
图 10 厂商软件中的 CEM Tx 测试树。图内 64 GT/s 的 Preset 红叉表示失败，绿色勾表示通过；下方其他速率的灰色项尚未测试。即使多项已通过，也不能忽略失败和未测项目。
先看本次启用了哪些项目，再看它们使用哪份限值表。自定义限值适合研发比较，正式结果则需要保留适用的规定限值。
“先只跑 SNDR”是合理的调试动作，但它的结论也仅限这一项。正式报告应说明覆盖范围，不应通过隐藏失败或未测项目形成“全部通过”的印象。
第六步 采集并核对波形
自动化软件可以组织采集和分析。首次运行时，建议保留必要的提示，确认接线、码型和波形状态后再继续。工具支持的 Capture Only、Capture and Analyze、Analyze Only，可分别用于先采集、边采边算和离线复查。
图 11 厂商早期 PCIe 6.0 资料中的 SNDR/RLM 分析画面，用于认识界面；其中的采样与拟合参数不能照搬为当前正式 CEM 测试配置。这不是本文对某张卡完成的实测结果。
图中的 Np 表示分析所采样的脉冲数量，可以看到示例设置为 100。本文引用的 2026 年版手册规定，正式 Gen6 测试的这一设置应为 600，调试时建议用 100。这个例子说明，软件能算出一个数值，还要检查计算条件是否符合本次测试要求。
至少确认波形有正确的四电平特征，没有明显削顶或采集范围不足；随后让规定算法识别并分析对应码型。不要为使图形“好看”而随意改带宽、平均次数或参考接收参数。
Preset 测试尤其适合看一个具体例子：软件要求 DUT 切换到某个 Q 档位，再采集规定波形，从中提取均衡特征并与目标范围比较。实际波形不符合目标时，应沿寄存器设置、码型切换和模拟输出路径排查，不能只检查软件命令有没有发出去。
第七步 保存原始数据 再生成报告
保存的不应只有绿色结果。原始波形、会话文件、运行编号、设备版本和所用模型，是日后复现问题的依据。若同一台设备换线后从失败变成通过，这些记录能帮助判断究竟改变了什么。
自动测试中的“暂停”“停止”和“完成”也要区分。一次运行提前结束，剩余项目没有结果，并不意味着它们已经通过。
07 报告要读到限值与裕量这一层
图 13 厂商手册的 Results 示例，画面包含 64G 抖动结果、状态、测量值与 Margin。示例值用于解释读报告方法，不能当成所有 DUT 的统一限值。
阅读一份 Tx 报告，建议按下面的顺序查看。
先核对对象、速率和版本，再看项目是否完成，随后逐项查看实测值、单位、Test Criteria 和 Margin。最后回到波形、模型与采集条件，确认结果能够对应到实际台架。
例如，图 13 中一条 UTJ 示例结果是 2.75 ps，给出的裕量为 1.25 ps，可以理解为在该示例适用的上限之下还剩这些空间。它说明怎样读这份报告，并不能据此推导所有版本和所有参数都统一采用同一个上限。
SNDR 通常关注下限，抖动通常关注上限，Preset 则可能需要判断系数或比值是否处于允许区间。读数的单位与方向不能混淆，信息性指标也要与规定的 Pass/Fail 项区分。
图 14 厂商公开的 PCIe 6.0 Base Tx 报告封面，用于说明报告记录格式。它不是前述 CEM 测试的通过证明；Base 与 CEM 的结果必须分别按各自适用条件阅读。
接近边界的结果值得复查重复性。应保持同一版本、同一模型和相同测试条件，再检查连接质量、温度、供电、时钟以及波形是否稳定。重复测量的目的，是理解变化来源和实际裕量，不能只挑最好的一次代表全部结果。
还要记住，软件出具的 Tx 结果有其项目范围。产品是否满足 PCI-SIG 正式列名要求，还涉及对应流程和其他适用测试。
08 换成 E1.S E3.S 和 M.2 后怎样接
接口换了，前面的基本问题仍然成立：被测对象是谁，它的 Tx 从哪里出来，在哪个测量点按哪套方法判断？
EDSFF 主机端口与 SSD 是两个不同对象
测 Gen6 E1.S 或 E3.S 主机端口的 Tx，需要相应的 EDSFF CLB，接入主机端口并引出主机发送信号。测 SSD 自己的 Tx，则需要接纳该 SSD 的相应 CBB 或设备测试底座，提供所需的供电、时钟和控制条件，再引出 SSD 的发送信号。
图 15 E1.S 与 E3.S 的 Tx 原理连接。图中分别示意主机端口和 SSD 两种对象；具体连接器、端口数量、Lane 与线缆映射需要按实际产品选择，不按外壳名称直接套用。
图 16 Allion APT25015 E1/E3 CLB6.0 外形例。其公开资料列明主机端 Tx/Rx 应用和 Lane 引出；这不是一块供 SSD 插入的 CBB。
图 17 公开的 EDSFF 治具例。CLB 与 CBB 应按实际连接器和被测角色匹配，不能把任何一块带 EDSFF 外形的板都视为通用转接头。
E1.S、E3.S 是外形规格，实际端口和连接器配置仍要核对。机箱背板、线缆或额外转接件若进入测量路径，就需要在适用测试方法中说明如何处理其影响。
M.2 也是先分主机与设备
测主板 Gen6 M.2 插槽的 Tx：把相应 M-Key CLB 插进插槽，取主机发送信号。测 M.2 SSD 的 Tx：把 SSD 插到相应 CBB，取 SSD 发送信号。
图 18 M.2 M-Key 原理连接。固定板卡时还要对应长度与支撑位置。本文示意不能推广到所有 B-Key、E-Key 或其他 M.2 定义。
图 19 Allion APT22105 M.2 CLB 外形例，用于说明主机侧的金手指与信号引出方式。用于 Gen6 时，应确认具体硬件修订、适用测试方法及校准资料，不能仅凭外形或名称判断。
图 20 Allion APT26017 M.2 CBB6.0 实物图，增加局部放大与中文标注。观察 Tx/Rx 丝印、M-Key 插槽及 CLKP/CLKN 时钟连接；整板左侧可见供电接口。实际时钟和码型控制仍需配套方案。
| 被测接口与对象 | 原理连接 | 不能省略的核对 |
|---|---|---|
有高频治具，意味着具备构建相应测量连接的条件；能否按某一正式项目测试，还要核对适用规范、实施方法和组织方要求。软件里出现某个 Connector Type 选项，也不能单独证明所有该外形的 Gen6 产品都能直接按同一套 CEM 条件完成正式测试。
09 第一次搭台架时容易遇到的几个问题
为什么明明有信号 软件却识别不了码型
先检查实际速率、测试模式、Lane 和接线极性，再看输入范围、采样条件和码型切换。屏幕上有一条高速波形，只说明输入端看到了电压变化，还不足以确认它是本项目要求的信号。
为什么接上新线缆后结果反而更好
可能是原来连接质量不佳，也可能是带宽、损耗、模型或输入设置同时改变了。把硬件路径与模型文件逐项对上，保持其他条件一致再比较，才知道改善来自哪里。
为什么不能把示波器带宽降下来让波形干净一些
带宽变化会改变保留下来的信号与噪声成分，结果也可能变化。正式测试应按规定的滤波和采集条件执行。研发中可以改变带宽观察问题，但要把这种调试结果单独标明。
×16 插卡是不是必须一次接三十二根测量线
不必仅因产品是 ×16 就这样推断。可以按计划逐条 Lane 连接、采集，或使用经验证的切换与自动化方案。需要覆盖哪些通道、其他 Lane 应处于什么状态，由适用测试要求确定；不能把某一条 Lane 通过扩大成全卡结论。
Tx Preset 和 Tx LEQ 是不是同一项
Preset 测试检查某个设置实际产生的均衡特征。动态的 Tx Link Equalization 相关测试，还可能需要让链路对端发出切换请求，并观察响应行为或时间。因此，某些“Tx 台架”会有 BERT 或其他链路控制设备。本文展开的是 Tx Electrical 的主要采集与分析流程，完整项目应按适用计划安排。
看起来三个眼都很漂亮 为什么仍然失败
眼图是观察窗口，正式判定还要对应规定的模型、指标和限值。某个 Preset 输出错误、某类抖动不满足要求，或者 SNDR、RLM 没过，都不能靠一张视觉上整齐的眼图代替。
第一次做这类测试，最有帮助的目标是把一条链路的证据留完整：知道测的是谁，线接到了哪里，DUT 发了什么码型，软件用了什么模型，报告中的每个判定又从哪份波形算出来。以后更换接口、增加 Lane 或排查失败项，都可以沿着这条记录复查。
本文用于解释测试原理与连接思路；实际项目、仪器设置、模型及限值以适用版本和实施方法为准。
版权所有 © 上海森弗信息技术有限公司
技术支持：竹子建站