看懂 PCIe 6.0 Rx 一致性测试 从校准信号到判断误码
2026-10-23 10:05:23
接着前面两天的文章，探讨《PCIe 6.0 电气一致性CTS测试详解》综述和《看懂 PCIe 6.0 Tx 一致性测试：从接线到报告》发送端测试，我们今天继续来看看PCI SIG协会组织和业内是如何来定义和进行PCIe 6.0 Rx接收端测试的。
测试 PCIe 6.0 接收端时，工程师往往会做一件看起来有些反常的事：先把发给它的信号变差，再检查它还能不能正确接收。
这很像一次听力考试。安静房间里听清一句话，只能说明这一次听懂了。要比较不同人的听辨能力，就要统一录音、音量和背景噪声，在规定难度下检查回答。
Rx 测试也是这个道理。Rx 是 Receiver，也就是接收端；CTS 是 Compliance Test Specification，一致性测试规范。测试的重点，是让接收端面对经过校准的压力信号，再按规定方法检查它的接收表现。
我们Saniffer公众号的很多从事PCIe 6.0协议工程师习惯查看 FLIT、TLP、DLLP、配置空间和LTSSM链路状态。想进一步了解SerialTek PCIe 6.0协议训练器+CTS测试软件是如何进行协议层一致性测试测试的，或者对于协议分析仪如何连接、抓取数据进行问题诊断分析的朋友，可以在 Saniffer 微信公众号之前发布的很多的 SerialTek PCIe 6.0 协议分析仪的实际使用的高清视频，举例如下：
上一篇讨论 Tx，关注“发送端说得清不清楚”。这一篇转向 Rx：考题怎样出，难度怎样校准，误码怎样统计，以及一份通过结果究竟能说明什么。下面以业内常用的一款高端误码仪和 一个高端示波器硬件/软件方案说明主要流程，并配合其他厂商公开资料解释结果。
01 Rx 测试到底在考什么
把一张卡插进服务器，成功进入 L0，跑通驱动和业务，这些都是有价值的功能验证。但这一组主机、卡、走线和工作条件，未必让接收端遇到了规范要求的压力。
Rx 一致性测试要把难度固定下来。例如，输入信号经过一定损耗、含有规定的抖动和干扰，接收端还能否恢复数据？这与在实验室里找到一组特别好用的连接条件，是两个不同层面的结论。
实际测量时，常用 BERT。它的英文全称是 Bit Error Ratio Tester，通常称误码仪。一边产生测试信号，一边比较返回的数据与预期数据，统计错误。
图 1 一条 Lane 的 Rx 测试原理。前向路径给 DUT 的接收端出题；DUT 在规定 Loopback 模式中返回测试数据，BERT 接收并统计。每个数据方向实际各是一对差分信号。原理示意，不表示具体芯片内部的全部环回电路。
这里的 DUT 是 Device Under Test，被测设备。Loopback 可以理解为“听到什么，再按指定方式传回来”。仪器知道自己发出了什么，因而有条件检查返回的数据。
但不能把两根外部同轴线直接短接，看到误码很低，就说 DUT 的 Rx 通过了。那样可能根本没有经过被测接收端。环回方式、训练路径和计数方法，都必须与测试项目相符。
对于协议工程师，另一个容易混淆的地方是：BERT 虽然也会进行链路训练，但这里的目标是构造可控的电气压力并统计接收错误。协议分析仪中的包、重传和错误记录，可以帮助排查问题，却不能自动替代这套接收端测量。
02 Gen6 为什么特别关注 FBER
PCIe 6.0 在 64 GT/s 下采用 PAM4，用四个电平表示数据。它的符号速率为 32 GBaud，一个符号约持续 31.25 ps。
可以把四个电平想成同一段高度里的四级台阶。台阶之间更挤，噪声把高度推偏一点，抖动把判断时刻挪动一点，都会影响接收。长通道还会带来拖尾，好比前一个字的余音压到了后一个字上。
图 2 垂直方向理解电平判决空间，水平方向理解判决时刻。图形只帮助认识压力信号，不是实测眼图、规范模板或统一的合格限值。
Gen6 引入了 FEC，即 Forward Error Correction，前向纠错。可以把它理解为随数据附带的纠错线索。正常工作时，接收端先利用 FEC 纠正一定范围的错误，再做 CRC 检查；仍然有问题的数据，还可能通过链路重传恢复。
因此，“应用程序最后读到的数据没错”，不能直接说明接收端在纠错之前没有出错。
这里需要认识 FBER，First Bit Error Rate，首位误码率。PCI-SIG 用它描述接收端首次发生错误的概率，并与错误成串出现的问题联系起来。它不能简单等同于把所有错误比特相加得到的普通 BER。Gen6 的相关电气评价采用约 10⁻⁶ 这一关键 FBER 目标，具体判定关系和测量条件仍要按适用测试计划执行。
10⁻⁶ 可以先记成“百万分之一量级”。这只是帮助理解概率大小，不表示每发送一百万个比特就必定、固定地错一次，也不表示接收端可以随意丢掉百万分之一的业务数据。
| 画面中的名称 | 大致在看什么 | 阅读时应避免的混淆 |
|---|---|---|
同一台 BERT 可以显示这些指标，正说明它们需要分别看。一次测试到底按哪个指标、哪个阈值判定，应从项目配置和报告中确认。
03 台架上的东西分别负责什么
图 3 业内高端 BERT 厂商产品图。它是模块化平台；能否完成某个 Gen6 项目，还取决于装入的模块、选件、固件和软件，不能只看机箱型号。
在这套方案中，BERT 内部也有“出题的人”和“阅卷的人”。PPG 是 Pulse Pattern Generator，码型发生器；ED 是 Error Detector，错误检测器。
PPG 产生测试数据，配合抖动源、噪声模块和通道形成规定的压力信号。ED 接收返回信号，完成同步、比较和统计。回传路径中还可能使用 Re-driver，帮助仪器正确接收 DUT 返回的数据。
| 台架组成 | 在这次考试中的作用 | 实例或核对重点 |
|---|---|---|
这张表说明分工，不是完整采购清单。模块间的时钟、触发和数据线，以及测试所需的供电和控制，仍需按整套实施方法配置。
图 4 根据 BERT 设备 接线向导原图做局部放大与中文说明，可见 PPG、ED、Re-driver、噪声模块和参考时钟连接。它用于认识信号走向；实际槽位、适配件和治具按本次设备配置核对。
示波器在 Rx 测试中仍然重要，但工作重点变了：先检查“送给接收端的考题”是否符合难度要求。本文引用的 高端示波器的 Gen6 方案使用至少 50 GHz 的实时示波器。不能因为 PAM4 的奈奎斯特频率是 16 GHz，就认为 16 GHz 示波器足以完成这套校准。
CLB 和 CBB 仍然先看被测对象
CLB 是 Compliance Load Board，一致性负载板，通常接入主机或系统端口。CBB 是 Compliance Base Board，一致性基板，通常接纳被测插卡或设备。
测主机插槽的 Rx，用对应 CLB 引出并连接主机接收路径；测插卡的 Rx，让卡接入对应 CBB。它们不是“一个测 Tx、一个测 Rx”。同一类治具可以参与相应的发送或接收测试。
图 5 Allion CEM 治具实物例，左为 APT25012 CLB 套件，右为 APT26016 CBB 局部。接收测试要按 Lane Map 找到 DUT Rx；不要只按治具上的 Tx/Rx 丝印猜方向。照片用于解释构成，不表示这些型号已与本文台架完成同一套系统验证。
04 先把考题难度校准好
如果一组接收端听到的是轻微杂音，另一组听到的是很重的噪声，再比较谁听得清，结果没有可比性。
Rx 测试的校准就是为了建立这份可比性。BERT 面板上填了一个抖动值或噪声值，还不够；要检查经过相关路径后，在规定测量点和分析条件下，实际形成了什么信号。
第一层 先校准发送源
这一阶段检查输出幅度、Preset 均衡特征，以及规定的抖动等。它相当于先确认录音设备的音量和节奏设置可信。
图 6 配合高端 BERT 误码仪使用的高端示波器手册中的 CEM LEQ 发送源校准接线示例。两条数据同轴路径进入示波器；它说明源端校准连接，不代表全部最终压力眼校准都只需要这一种直连。
第二层 加入规定路径 再检查最终压力
接着要考虑适用的治具、同轴线、ISI 通道和模型。ISI 是 Inter-Symbol Interference，码间干扰。可变 ISI 板提供不同特征的通道，不能把它仅仅当作几段可随意替换的延长线。
图 7 校准与测试的分工示意。最终校准使用适用测量点与模型；进入 DUT 测试后，应保持对应的有效信号路径。是否接入某块通道板、使用什么模型，由项目决定。
还会遇到参考接收机、CTLE、DFE、SigTest、SeaSim 等名称。参考接收机是统一分析条件下的模型，不是把某颗真实 DUT 的所有内部设置都搬进软件。SigTest、SeaSim 等工具则承担相应的分析工作；版本、模板和参数应与所用方法配套。
下面这些压力，各自在考什么？
| 压力或条件 | 可以怎样理解 | 校准时实际关注什么 |
|---|---|---|
这里的“眼”是把许多符号叠在一起观察得到的开口。开口越窄或越矮，能稳定作出判断的空间通常越小。正式校准还要按规定的方法计算，不能凭截图看起来“够糟糕”就结束。
图 8 GRL Labs 2022 年 PCIe 6.0 Base Rx 文档中的 SeaSim 校准分析例，用于认识参考模型和眼开口结果。它不是本文 CEM 台架的校准记录，也不能把图中数值照搬为当前项目的统一限值。
还有一个区别要说明：这里通过模拟信号的抖动、干扰和通道形成压力。直接在 FLIT 中插入数字错误，用来验证 FEC 或错误处理，是另外一种验证手段，不能代替接收端的电气压力校准。
05 按一次接收测试的顺序走下来
第一步 写清楚测谁 按什么版本测
记录 DUT 型号、硬件与固件、接口、目标速率、Lane、时钟结构，以及规范、CTS、实施方法和软件版本。
Base 与 CEM 也要分清。Base 面向相应器件电气要求；CEM 面向插卡及系统连接形态，两者的路径、测量点和判据不能混用。本文下面以 CEM 说明操作思路，后面另列 SSD 接口的连接。
第二步 接好供电 时钟和测量路径
先确认 CBB 或 CLB 的角色与 DUT 匹配，再确认供电、复位、参考时钟、Lane 和极性。数据同轴线、参考时钟线、仪器之间的控制线，各有用途。
一对差分信号的两根同轴线，需要符合带宽、接头和时延匹配要求。不能把一个 + 接到 Lane 0，另一个 − 接到 Lane 1，也不能把前向和回传的两根单端信号当作一对差分线。
图 9 前向一对、回传一对，是两组不同的数据连接。图中省略了模块内部及模块间的其他连接。端口命名以 DUT 与治具映射为准；不要用普通 T 形分支把示波器永久并在 DUT 输入上。
时钟设置也不能照抄邻桌台架。共同参考时钟、独立参考时钟及 SSC 等条件，应与硬件和测试计划一致。线缆路径、适配件或关键设置改变后，要复核原来的校准是否仍然适用。
第三步 在自动化软件中选对对象
在本文引用的 示波器测试软件手册中，接收端相关的 CEM 流程位于 CEM Link Equalization 测试中。软件同时包含其他项目，因此需要明确本次选择的是接收测试及其必要校准。
图 10 示波器厂家 2026 年手册中的 Test Setup。图示对象为 System，能看到 Lane、SSC 和治具表征文件等字段；测插卡时应选择相应 Add-in Card 配置。右侧还有 Tx 相关字段，不表示每个字段都属于 Rx 必测设置。
| 需要确认的配置 | 工程师实际要回答的问题 |
|---|---|
例如，本文引用的 CEM 实施方案要求采用 Recovery 路径进入环回。软件提供多种选项，方便调试，并不表示所有选项都能互相替代。
第四步 完成规定的校准
依次完成适用的 Preset、RJ、SJ、DM、CM 和最终压力眼校准，保存相应数据集。具体顺序、项目及连接提示，以本次版本为准。
这里最重要的一点是：校准项 Pass，说明“考题难度校好了”。此时 DUT 的接收能力还没有因此得到通过结论。
调试时可以缩小范围，先解决一条路径或一个校准项目。形成完整结论时，必须回到规定覆盖范围，不能把一次局部调试扩大成整卡通过。
第五步 把回传路径先弄可靠
这是第一次做 Rx 测试时，很容易漏掉的一步。
假设 DUT 已经正确听懂了题目，但答案在传回阅卷老师的路上又被弄错。老师最后读到错误答案，并不一定说明 DUT 没听懂。
因此，DUT Tx、返回线缆、Re-driver 和 ED 形成的回传路径，也需要优化。ED 自己的接收均衡、判决门限和采样相位，应能可靠读取返回的数据。
图 11 高端误码仪的回传路径优化示例，不同 Preset 下的结果差异明显。这里比较的是回传测量条件，不是允许任意改变前向压力来让 DUT 过关。
本次参考的高端示波器所引方案要求，为 Rx BER 测试选择的回传设置，其错误表现应比测试限值至少好两个数量级。若测试门槛按 10⁻⁶ 考虑，“两个数量级”就是需要把回传错误压到约 10⁻⁸ 或更好这一量级；实际仍按本次指标和方法确认。
图中的 0.0000E−11 这类显示，也不能理解成“已经证明永远零错误”。应连同测量时长、有效比特数量和错误计数一起阅读。
第六步 完成链路训练并进入规定环回
BERT 需要能够与 DUT 进行相应链路训练，而不只是不断发送一段高速随机数据。对熟悉协议层的工程师，可以理解为它既要会“按时发电压”，也要会“按要求走状态机”。
图 12 高端 BERT 误码仪 MX183000A 的厂商配置示例，包含 6.0 目标、AIC 对象、Rx LEQ、MCP 和 Recovery 环回等信息。示例中的 Preset 与其他字段用于说明界面位置，不能作为通用参数模板。
图 13 厂商示例界面的局部，可见 Loopback 状态与 64.0 的链路速率显示。进入目标状态后，还要确认同步、有效计数和后续测试条件；“训练成功”不等于“压力测量通过”。
不能进入环回时，先排查连接、供电复位、时钟、训练设置和 DUT 支持情况。此时还没有形成有效的接收容限结果，不宜直接归因于模拟接收器性能不够。
第七步 加载有效校准 并按规定统计
把当前校准数据应用到测试，核对测试信号、目标速率、同步状态、错误指标和测量时长，再运行规定项目。
图 14 高端 BERT 误码仪厂商结果示例同时显示 PAM4 Symbol、First Bit 和 Bit。应认清本次采用哪一列、哪种统计口径，并结合错误计数、测量时长等条件阅读；不能只挑看起来最小的数字。
可以用一个纯算术例子理解量级：若按本次规定口径得到的首位错误计数为 500，对应有效受测比特数为 10 亿，则比值为 5×10⁻⁷。它有助于理解概率，但真实 CTS 结论还要满足计数规则、测试时长、压力条件和其他适用判据。
“跑了几秒没有报错”也不足以单独说明合格。测量时间内是否持续同步、计数是否真的在增加、发生 Sync Loss 后怎样处理，都会影响这次结果是否有效。
第八步 保存数据 再形成报告
至少保留 DUT 版本、台架连接、治具与模型、校准数据集、Lane、时钟条件、训练日志、测量条件和完整结果。发生失败时，这些信息可以帮助分清问题在前向接收、回传测量，还是训练与控制。
修改线缆后从 Fail 变成 Pass，应该能够说明哪一段路径改变了，以及是否重新确认了校准；只保留最后一张绿色截图，会丢失判断变化来源的依据。
06 报告里的 Pass 要分层看
图 15 GRL 公开的 PCIe 6.0 Base Rx 报告信息示例，来自 2022 年版文档，用于说明报告应记录 DUT、测试时间及软件版本。它不是本文 CEM 测试的报告，也不是本文完成的实际产品认证。
读报告时，先看测的是哪个对象、哪条 Lane、什么速率和版本，再看对应项目的结果。
校准通过，表示输入压力满足相应目标；链路训练成功，表示 DUT 进入了要求的工作状态；接收项目通过，才是在规定条件下完成了相应错误测量。这三件事应分别确认。
图 16 同一份早期 Base Rx 报告的校准项目汇总例。表中多项 Pass 对应的是 Calibration，不能据此认定 DUT 的 Rx 压力测试已经通过，更不能将其扩展为整卡全部 CTS 通过。
还要确认：报告采用的是默认规定判据，还是研发人员修改过的门槛；必要的通道和条件是否测完；有无中断、未测或失步记录；结果能否对应到保存的校准和日志。
软件允许设置多种测试时间与错误门槛，服务的是不同工作场景。一个配置能被界面接受，并不代表它符合当前 CTS。正式报告也不能通过省略失败和未测项目，形成“全部通过”的印象。
07 CEM E1.S E3.S 和 M.2 分别怎样接
接口改变之后，基本原则仍然相同：找准 DUT Rx 作为前向压力终点，再把 DUT Tx 接到有效的回传测量路径。
CEM 测系统与测插卡
测系统插槽，CLB 接入主机；测插卡，插卡接入 CBB。输入压力送向 DUT Rx，返回的数据来自 DUT Tx。两种角色的连接与校准条件要分别选择。
图 17 CEM 的两种 Rx 测试对象。绿色表示送向接收端的压力路径，蓝色表示回传。实际还需配套供电、复位、参考时钟和控制；每条数据连线实际是一对差分信号。
图 18 配合使用的高端示波器厂家手册中的 PCIe 6.0 CEM Rx 系统端连接原图。原图标有 CLB5 和相应线缆，本文保留原标注。治具是否适用要看配套实施方法，不能推导任意 Gen5 治具都可用于 Gen6；也不能只按名称数字判断。
这张原图把前向压力、DUT 回传和参考时钟放在一起，适合逐条追踪。连接时尤其注意：把信号送到 DUT 的 Rx，而不是看到治具上的 Tx 字样，就把它当成输入。
E1.S 和 E3.S 先确认连接器与角色
测 E1.S 或 E3.S 主机端口，需要相应 EDSFF CLB；测 SSD 自身的 Rx，需要接纳该 SSD 的相应 CBB 或设备测试底座。它们提供的是不同角色的连接。
图 19 E1.S、E3.S 的四个独立场景，不表示同时测试四个设备。前向路径和回传路径需要分别映射；外形名称不能单独决定连接器、Lane 数、端口数及适用的测试条件。
图 20 公开的 EDSFF 治具外形例，可见 CBB 和主机侧引出板。实际需核对连接器规格、硬件修订、Lane Map、通道资料和测试方法；不能把它当成任意 E1.S/E3.S 产品的通用转接头。
M.2 也要分插槽与 SSD
测主板 M.2 插槽的 Rx，相应 CLB 插入主机插槽；测 M.2 SSD 的 Rx，SSD 接入对应 CBB。前向与回传仍然分开连接。
图 21 M.2 M-Key Rx 原理连接。Key、板卡长度和支撑位置都要匹配；此图不能推广到所有 B-Key、E-Key 或其他 M.2 定义。
图 22 Allion APT26017 M.2 CBB6.0 实物及局部放大。Tx/Rx 方向仍按治具映射确认，不能仅凭照片替代接线手册。供电、时钟和码型控制也需要配套方案。
| 被测对象 | 前向压力接到哪里 | 回传从哪里接出 |
|---|---|---|
这里列的是构建测量连接的原理。拥有高频治具，还需要 DUT 支持适用的训练、环回与测试控制，并确认相应规范、校准方法和判据。软件出现某种接口选项，也不能单独证明所有该外形的 Gen6 产品都可以照搬一套 CEM 测试计划。
08 几个容易把结论带偏的问题
Rx 测试是不是必须画一整张 JTOL 曲线
JTOL 是 Jitter Tolerance，抖动容限。扫描不同频率与幅度，可以帮助了解接收端对不同时间扰动的反应，很适合研发分析。
但本文引用的 高端示波器的 CEM 方案明确把 Multi-tone SJ 校准与 JTOL 扫描列为非合规必需的附加功能，默认关闭。不能因为软件支持扫描，就把整条 JTOL 曲线说成每次 Gen6 CEM Rx CTS 都必须完成的项目。其他对象和测试计划应分别核对。
为什么同样叫均衡 有时在调 DUT 有时在调 BERT
接收端和回传测量端都有各自的均衡。DUT 接收器用均衡改善对输入信号的判断；BERT ED 或 Re-driver 的均衡，则帮助仪器读清返回信号。前向 BERT 发送端的均衡，又会影响给 DUT 的输入波形。
它们的位置和作用不同。尤其不能把“优化回传测量条件”，理解成可以不断减轻前向压力直到 DUT 通过。
Rx LEQ 和 Tx LEQ 为什么经常出现在同一套软件中
链路训练需要双方配合。验证 DUT Rx 时，测试系统充当链路对端并构造适用的输入；Tx LEQ 则还会检查 DUT 发送端是否按要求响应均衡请求等行为。共用部分台架，不等于测试对象和判据完全相同。
误码少 为什么业务仍可能不稳定
Rx 测试的结论有明确的 Lane、速率和工作条件范围。业务稳定性还涉及其他通道、供电与温度变化、发送端、时钟、协议行为等。某一条接收路径通过，不能直接扩展为所有条件下整机都没有问题。
这也解释了为什么 SSD 已经能正常读写，研发阶段仍要搭建这种台架。高端误码仪厂家在 2026 年 10 月公开说明，铠侠在 PCIe 6.0 SSD 开发中使用 其高端误码仪进行 FBER、Rx/Tx LEQ 和链路训练等验证。命令能跑通之后，物理信号仍有自己的测量任务。
第一次接触 Rx 测试，不必一开始就记住所有菜单。先把三件事弄清楚：送到 DUT 的压力是否校准有效，回传路径是否足够可靠，最终误码结果是否在规定条件下得到。之后无论换成插卡还是 SSD，接线、校准和排错都能围绕这三个问题展开。
资料核对日期 2026 年 10 月 22 日。实际项目、连接、模型、仪器设置和限值，以适用版本和实施方法为准。
版权所有 © 上海森弗信息技术有限公司
技术支持：竹子建站