刚开始接触 PCIe 测试工具，容易碰到这样一个问题：客户实验室里已经有示波器，也能看到信号，为什么还需要协议分析仪？再往下聊，还可能出现第三个名字——逻辑分析仪。

三类仪器的屏幕上都可能有波形、时间轴和解码结果，单看界面，很容易觉得它们差不多。真正的区别，要看仪器保留了哪些信息，以及这些信息能回答什么问题。

示波器主要看电压波形的细节，逻辑分析仪主要看多路数字信号的状态和先后关系，协议分析仪则按照通信规则，把采集到的信息还原成可以理解的交互过程。 实际产品的功能有重叠，选型时需要落实到输入、采集方式和软件能力。

这篇文章以 PCIe Gen6 为主线，再延伸到 DDR5、LPDDR5 和 NAND。文中 DUT 是 Device Under Test，指被测对象；Endpoint 指 PCIe 端点设备，例如 SSD、网卡或加速卡。它们描述的是测试角色，不限定某一家产品。

01 同样是看信号 三类仪器留下的记录不同

可以借一次通话来理解。

示波器像一套保留声音细节的录音设备。声音够不够大，有没有失真，背景噪声是不是盖住了说话声，都可以回到原始波形里检查。对应到电路，就是电压幅度、边沿、噪声、抖动以及反射等问题。

逻辑分析仪更像同时拍下一排指示灯的状态变化。哪盏灯先亮，哪盏后亮，某个时刻哪些灯组成了一个数字，适合放在一起比较。它的常规数字采集根据阈值进行判断，记录高低电平或数字状态，通常不会保留每个采样时刻的完整模拟电压细节。

协议分析仪则像懂得双方语言和办事规则的记录员。它要分辨谁发了请求，谁作了响应，顺序是否正确，等待是否过长，以及哪一步违反了约定。

类比只用于帮助理解。放到真实仪器上，可以先看下面这张表。

图 1 为原理示意。逻辑分析仪一栏以 PCIe 周边的复位和时钟请求信号为例，并不表示普通逻辑分析仪可以直接捕获 Gen6 高速数据。

界面里有解码 不代表采集能力相同

现在的示波器可以安装协议解码软件，混合信号示波器还带数字通道；逻辑分析仪也能配合解码软件分析总线。部分专用内存分析仪甚至有眼图扫描、模拟表征和连续协议检查能力。

所以，不能用“示波器永远不懂协议”或者“逻辑分析仪绝对看不到模拟特征”来介绍产品。更有用的比较是：它能接哪些信号，能同时捕获多少路，在什么速率下工作，能记录多久，以及解码后能进行哪些检查。

02 示波器先回答这条信号长得怎么样

数字电路里的“0”和“1”，落到 PCB 上，仍然是实际的电压。电压需要时间上升和下降，也会受到损耗、噪声、串扰和反射影响。

把一条理想的直角波画在纸上很容易，把它送过连接器、过孔、长走线和线缆以后，接收端看到的形状就可能变了。示波器的价值，正是把这些变化显示出来。

PCIe Gen6 的四个电平需要分得清

PCIe 6.0 在 64GT/s 工作时采用 PAM4，每个符号通过四个幅度电平之一承载两比特信息。对应的符号率为 32GBd。这里的 64GT/s、32GBd 和示波器的带宽、采样率，是不同指标，不能直接当作同一个数字比较。

可以把两电平信号想成只有上下两层的停车场，PAM4 则在相近的幅度范围里安排四层。层与层之间的余量更小，电压偏差和噪声更容易让接收端分错层。

观察 PAM4 时，工程师会关心四个电平是否分布合理、三个眼是否有足够开口，以及噪声、失真和抖动对判决造成多大影响。眼图可以理解为把许多符号叠到同一段时间窗口里：中间留出的空间，反映接收判决可以利用的幅度和时间余量。正式测试还有规定的测量方法与判据，不能凭“眼睛看上去挺大”就判合格。

例如，设备总是在从较低速率升到 Gen6 时失败，示波器可以帮助检查目标测试点上的信号质量。若要形成电气合规结论，还需要正确的测试模式、夹具、校准、测量参考面和软件流程。

示波器的带宽不能只看奈奎斯特频率

PAM4 的符号率、信号的频谱内容，以及为了保留边沿和失真细节所需的测量带宽，并不相同。不能看到 PCIe Gen6 的奈奎斯特频率与 Gen5 相关联，就推断某台较低带宽的示波器足够完成所有 Gen6 测试。

实际要匹配的是整套测量链路，包括示波器、探头或同轴连接、夹具、采样设置和分析软件。普通台式示波器即使能看到复位、电源或部分时钟信号，也不意味着它具备 64GT/s PAM4 电气验证能力。

发射端测试与接收端测试的搭法不同

发射端 Tx 测试，重点检查设备发出来的信号；接收端 Rx 测试，则要看设备面对规定程度的劣化信号，是否仍能正确接收。

Rx 测试通常需要 BERT，也就是误码率测试仪，产生并施加经过校准的压力信号。示波器参与压力信号校准及相应测量。Tektronix 的 PCIe 6.0 公开方案，就把 DPO70000SX 示波器与 Anritsu MP1900A BERT 配合使用。

因此，客户说“我要测 PCIe 信号”时，下一步应确认：是发射质量、接收容限、实际系统调试，还是协议行为。四种需求可能对应不同配置。

03 逻辑分析仪擅长同时看很多路数字信号

如果问题变成“电源稳定以后，复位有没有过早释放”，逐条看电压波形未必最方便。此时，把相关信号放到同一条时间轴上，往往更容易理解。

逻辑分析仪通常具有较多数字输入。它先按照设定阈值判断信号状态，再记录这些状态的变化。阈值设置要适合目标接口的电平，探头的输入范围和负载也必须匹配。

一个看时间 一个跟着目标时钟看状态

常见采集方式可以先理解为两种。

Timing Acquisition，也就是时序采集，用仪器自己的采样时基记录信号变化，适合比较边沿先后、脉宽和异常跳变。

State Acquisition，也就是状态采集，在目标系统规定的时钟或选通信号条件下记录总线状态，适合观察一个个传输周期里实际出现的数字。具体仪器可能通过过采样和软件处理得到相近结果，仍应查看它的实际实现和性能指标。

这有点像两种拍照方式：一种按固定间隔连拍，另一种每当主持人敲一下铃就拍一张。面对变频、停钟和双沿传输的总线，“什么时候拍”与“拍得有多快”同样重要。

在 PCIe 系统中 先从边带信号（sideband signal）理解它的作用

以复位 PERST#、时钟请求 CLKREQ#、电源良好指示、调试 GPIO 或 SMBus 活动为例，工程师可能希望知道：复位释放与时钟稳定的顺序是否正确，设备发出时钟请求以后有没有得到响应，固件报错标记与链路异常是否相邻。

逻辑分析仪可以在满足电平、速率和连接条件时观察这些数字关系。若要确认复位脚是否存在缓慢爬升、过冲或短暂的中间电平，还需要回到模拟波形。

普通逻辑分析仪不能因为数字通道多，就直接代替 PCIe Gen6 协议分析仪。 Gen6 高速数据需要适合 PAM4 的接收、时钟恢复、均衡和协议处理能力；这与接几根控制信号、判高低电平的常规数字采集不同。

还要注意“通道”这个词。PCIe 一条 Lane 包括两个方向的差分信号，一对发送、一对接收。x4 是四条 Lane，并不等于四根数字线，更不等于逻辑分析仪的四个输入。完整双向 x16 链路涉及 32 对高速差分信号，不能单凭仪器标注“32 通道”就判断是否适用。

04 协议分析仪把高速数据还原成一次次交互

协议分析仪同样需要可靠地接收信号，只是它交给使用者的主要结果，是带有含义和时间关系的 Trace，也就是捕获记录。

以 PCIe 为例，需要从链路中的高速数据恢复信息，识别训练和控制过程，再解析报文及事务。到了 NVMe 层，还要结合相关上下文，理解主机与 SSD 之间的命令执行过程。

Gen6 不只是把 Gen5 的解码速度翻一倍

PCIe 6.0 在 64GT/s 下使用 256 字节的 FLIT 传输单元，并结合 FEC 前向纠错、CRC 检查和相应重传机制。TLP，也就是事务层报文，仍然有意义，但它在 FLIT 模式中的组织和传输方式发生了变化。

可以把 FLIT 想成按固定尺寸组织的运输箱。分析仪既要看箱子的组织和检查信息，也要把里面承载的事务还原出来。

实际链路还涉及不同速率及模式的转换。不能把“支持 Gen6”理解为上电后每一段活动都在以 PAM4、64GT/s 运行；抓包时应确认实际速率、链路宽度和传输模式。

协议分析仪适合追问哪一步出了问题

例如，设备可以枚举，但运行一段时间后卡住。工程师可能需要检查：链路是否反复进入 Recovery，流控是否长时间受限，请求有没有对应 Completion，复位或低功耗转换前后发生了什么。

LTSSM 是链路训练与状态机。分析软件可以根据捕获的链路活动，显示相应状态变化，帮助使用者定位需要继续检查的时间段。它看到的仍然是可观察到的链路行为，不会直接读出芯片内部全部状态。

SerialTek Kodiak PCIe 6.0 就属于这类工具。其 BusXpert 软件提供报文、事务、时间轴、LTSSM、统计和报告等视图。使用者可以先找到异常时间，再沿着相关记录追查前后交互，而不必从海量原始比特开始阅读。

对于几小时才出现一次的故障，还要商量怎样触发、保留多少故障前记录，以及怎样使用过滤和缓存。持续等待触发，与把这几小时的全部链路流量原样保存下来，是不同任务；不能只按内部 SSD 容量估算能保留的完整历史。

一个 NVMe 命令可能对应许多 PCIe 交互

对新人尤其有用的一点是：PCIe Memory Read 和 NVMe Read 不是可以直接互换的名称。

以常见的主机内存队列方式为例，主机把 NVMe 命令写入提交队列，通过 Doorbell 通知控制器；控制器再取得命令、进行数据传输，并写回完成信息。这一过程涉及多次 PCIe 交互。协议分析软件要结合队列和地址等上下文，把它们关联起来。

所以，看到“支持 NVMe 解码”以后，还应确认具体功能、捕获起点、过滤设置和必要上下文。只保留片段或过滤掉关键数据，可能影响后续事务重构。

同样，协议记录中的错误，并不能单独证明是哪一段走线的电气质量不合格。分析仪的取样点和接收链路，也不完全等同于 DUT 内部的接收路径。要判断原因，通常还需要电气测量、设备日志或受控实验相互印证。

观察交互与主动发起测试还要分开

Analyzer 主要记录和分析正在发生的通信；Exerciser 或 Protocol Tester 可以主动发起交互、控制测试条件，执行相应协议用例。一个平台可能具有这两类能力，但硬件角色、接法及许可范围仍需分别确认。

Kodiak 的公开资料包含协议分析与 Protocol Tester 功能。介绍给客户时，可以把“观察真实主机和 DUT 的交互”与“主动驱动 DUT 进行规定测试”分别说明。

05 PCIe 的 interposer 要跟着测量目的选

Interposer 通常译作中介板或转接夹具。它提供接近目标信号的位置，把原本不容易接到仪器的信号，以适合测量的方式引出来。

可以把它想成给测试人员留下的观察窗口。窗口的位置、大小和结构，会决定能够看见什么，也可能影响原来的系统。

同样写着 interposer，示波器、逻辑分析仪和协议分析仪需要的输出并不相同。 有的夹具专供一种用途，有的经过明确设计支持两种用途；判断依据应是具体型号和配套方案。

示波器关心模拟信号怎样到达测量端

PCIe 电气测试中，可能通过 CBB、CLB 等专用合规夹具，把选定信号引到同轴端口；系统调试也可能使用适合带宽和负载条件的差分探头，在规定位置取样。

这时关注的是插入损耗、回波损耗、阻抗、串扰、通道偏斜，以及测量参考面。若要扣除夹具和线缆的一部分影响，还需要相应的 S 参数及去嵌设置。

S 参数描述夹具在不同频率下怎样传输和反射信号。去嵌可以理解为：先知道观察窗口本身怎样改变了信号，再在适用范围内校正测量结果。它不能把一个已经被错误接法严重干扰、甚至无法正常工作的 DUT，自动还原成原始系统。

图 2 为不同测量方案的分别示意，不表示一块通用夹具可以直接接上所有仪器。正式电气测试的连接和测量参考面，应按适用规范安排。

逻辑分析仪关心需要的数字信号有没有一起引出

在 PCIe 系统中使用常规逻辑分析仪时，常见连接目标是复位、时钟请求及其他控制或管理信号。连接可能来自调试连接器、焊接探头或专用边带引出板。

这种夹具需要匹配数字探头的阈值范围、引脚映射、输入负载和时序要求。能访问边带信号（sideband signal），并不表示已经访问了 PCIe 高速数据。

PCIe 协议分析仪关心主链路和上下文是否完整

典型做法是在主机与 Endpoint 之间插入对应形态的 interposer，把高速信号取样送给协议分析仪，同时保留被测设备在实际系统中的交互条件。

客户需要确认链路宽度、双向捕获、目标代际、Lane 映射、参考时钟架构和边带信号（sideband signal）支持。REFCLK 是系统参考时钟的一部分，不能把它直接当成高速数据每一比特的采样时钟。

SerialTek 的 Gen6 SI-Fi interposer 采用模块化连接，公开资料列出了 OCP NIC、EDSFF、M.2、AIC/CEM、MCIO 等适配方式；不同形态、选件及交付状态需要按具体清单确认。其相关配置还可以结合 Quarch PAM，把电压、电流和功耗与协议活动关联观察。

这仍然不等于一块 interposer 能替代全部电气测试夹具。被测路径、信号输出、端接方式和使用目的不同，连接器能接上只是最初一步。

06 客户问怎么连接时 先把这些信号说清楚

讨论 PCIe 连接，建议把信号分成几组，避免只盯着高速差分对。

表中列的是需要讨论的信号组，不表示每一种 PCIe 外形都具有完全相同的引脚，也不表示每个 interposer 都采集了表中的全部内容。名称后的“#”通常表示低有效。

还需要看机械条件。卡能否装进机箱，SSD 散热器有没有干涉，线缆弯曲是否合适，设备方向有没有接反，都可能影响实验。

连接以后，应先检查原有配置能否正常工作，实际协商的速率和宽度有没有变化。若原本运行 Gen6 x4，装上夹具后变成 Gen5 或更窄链路，就应先查连接、配置和信号条件。否则，后面的报告可能已经对应另一种工作环境。

07 DDR5 的难点是同时观察许多有关系的信号

PCIe 把信息放在高速串行 Lane 上；DDR5 则把命令、地址、控制和数据分配在不同信号线上。它更像一个需要多人配合的作业现场：有人发指令，有人选位置，有人搬数据，还要有共同的时序安排。

要理解一次访问，不能只看其中一根线。

看模拟质量与看命令顺序需要不同连接

DDR5 电气测量常关注 CK 差分时钟、DQ 数据、DQS 数据选通，以及选定的命令和控制信号。例如，要检查某组 DQ 在 DQS 对应时刻是否有足够的数据眼，需要把正确的一组信号联系起来。

逻辑或协议分析则需要捕获相应时钟、CA 命令地址和片选等信号，再还原 ACT、READ、WRITE、PRE、REF 等活动。ACT 可以理解为打开指定的一行；READ、WRITE 在满足条件后进行访问。若命令间隔不满足适用时序要求，分析软件就可能给出违规提示。

这些检查发生在数字时序和协议层面。要解释违规是不是由边沿质量或噪声引起，还应检查相应模拟信号。

示波器与数字分析配合使用已经有具体方案。我们看到有些公司的 DDR5 资料中，就用示波器探头测 CK、DQ、DQS，另以 HDA125 数字分析仪捕获命令地址相关信号，辅助解码和触发。

能解码命令 不代表已经记录全部数据

这是介绍内存分析仪时应说清楚的一个边界。

有些配置重点捕获命令、地址和控制信息，适合检查命令时序、统计活动并触发示波器；若客户需要逐比特核对整条数据总线，还必须确认 DQ 覆盖范围、采集通道数、数据速率及相关软件。

美国某公司的 DDR5 分析工具的公开资料同时介绍了命令状态捕获、实时协议及裕量分析，并说明可以与示波器关联进行 DQ 数据捕获。不能仅看到“Memory Analyzer”，就推定全部 DQ 数据都已被它独立记录。

美国某公司 的两类 DDR5 夹具可以这样理解

以 x4/x8、78/82 球的 DDR5 器件为例，美国某公司的的 XH Direct Attach 示波器夹具，型号 NEX-DDR5MCI78XHSCDS，强调接近器件的模拟信号访问，并提供用于仿真和去嵌的 S 参数。

面向 DDR5 协议分析仪的 DDR5-D-CDA-78，则需要匹配 PRB-HD 系列探头，重点用途是相应分析仪的数据采集与检查。

两者都面对 DDR5 BGA 器件，但面向仪器的接口和测量任务不同。这里的 x4/x8 是内存器件的数据位宽，与 PCIe 的 x4/x8 Lane 数含义不同。

内存条插槽与颗粒下方是不同观察位置

DDR5 还要分清 DIMM 模块接口与颗粒 BGA 接口。美国某公司 的 DDR5-A-UDM-288 是用于示波器的 UDIMM 插槽 interposer；官网另列 DDR5-D-UDM-288，配合相应分析仪增加数字分析。

插槽方案通常便于在模块接口处接入，BGA 方案则把观察位置推进到器件附近。两处之间还有实际走线和器件，测量参考面不同。若是带寄存或缓冲器件的模块，还应明确要观察相关器件哪一侧，不能把某一位置的波形直接当成所有颗粒脚边的波形。

08 LPDDR5 要同时分清封装和时钟体系

LPDDR5 是低功耗内存接口，常见于移动及嵌入式系统。它经常以 BGA 方式安装，信号藏在封装底下，板上又很紧凑，取样位置比普通可插拔接口更难安排。

在信号上，需要区分用于命令地址的 CK 时钟、CA 命令地址、CS 片选，以及数据侧的 WCK、DQ、DMI、RDQS 等。WCK 是数据时钟，DQ 传送数据，DMI 涉及数据掩码或反转，RDQS 是读数据选通；具体模式和引脚使用，应以器件与平台资料为准。

因此，只说“有一个时钟、几根数据线”，不足以准备完整方案。客户是在查命令时序、变频和停钟行为，还是在查高速 DQ 的电气质量，会决定需要引出哪些信号。

BGA interposer 是装在芯片与主板之间的观察层

它通常需要把器件拆下，在原焊盘和器件之间安装对应的 interposer。直接焊接、目标插座、器件插座和加高 Riser，是不同机械配置；有些方案可以复用夹具，有些则需要重新返修。

不能把“可插拔”理解成所有设备都能无损夹上去。需要确认芯片料号、球数、球距、封装尺寸、Pinout、通道配置，以及周围元件的避让空间。装好以后，还要验证目标板可以正常启动和运行。

有的型号可以双用途 使用条件仍需分别满足

美国某公司的的 LP5-A-CDA-315，是一个适合向新人解释的例子。其官网明确说明，该 315 球 LPDDR5/LPDDR5X Direct Attach interposer 可以配合示波器或 MA51x0 系列分析仪使用，具有取样电阻，并提供仿真及示波器去嵌所需的 S 参数。

双用途的意思，是同一型号为相应方案提供了支持，不是把两台仪器随意并接。接示波器时，要匹配测量带宽、探头和去嵌；接分析仪时，要匹配指定探头、输入及采集配置。

还要分清夹具的电气能力与整个分析系统的解码能力。一个夹具页面标注较高速率，不代表任意分析仪、任意软件配置都能在相同速率下完成同样的捕获任务。

图 3 示意支持相应测量用途的夹具如何提供访问位置。示波器与分析仪所需的探头和前端分别匹配；是否能在同一夹具上同时使用，要查看具体设计。

09 NAND 总线上还要判断字节代表命令还是数据

一块 NVMe SSD 的外部接口是 PCIe，控制器和 NAND 之间则是另一组接口。PCIe 分析仪能够观察主机与 SSD 控制器的交互；想知道控制器向某颗 NAND 发了什么，需要进入 NAND 总线这一侧。

以常见的传统复用式 NAND 接口为例，可以先认识几类信号：DQ 搬运命令、地址或数据；CLE、ALE 帮助区分命令和地址阶段；CE# 选择器件；WE#、RE# 及适用模式下的选通信号参与传输；R/B# 表示就绪或忙。不同 ONFI、Toggle 版本及较新接口方式存在差别，具体以器件资料为准。

这就像同一条传送带会轮流运送指令单、地址标签和货物。只看到传送带上的一个数字，并不知道它当前属于哪一类，还要结合旁边的控制信息。

示波器 逻辑分析仪和专用分析仪各看一部分

示波器可以检查 DQ、DQS 或相关控制信号的幅度、边沿、时序和相互关系，判断某个取样窗口为什么不足。

逻辑分析仪在满足输入和速率条件时，可以捕获 DQ 与控制信号的数字关系。配合正确解码，它也能识别相应总线活动。因此，“逻辑分析仪加专用解码”与“并行总线协议分析仪”之间，可能存在较大的功能重叠。

专用 NAND 协议分析仪则把目标接口的采集、触发、命令解析和查看流程组合起来。它需要知道适用的 NAND 版本、通道和片选安排，以及某些厂商特有命令的定义。协议分析仪并不限于串行总线，DDR5、LPDDR5 和 NAND 这样的并行接口，也有相应的专用分析工具。

Saniffer 销售的 JKI 的 JLA534F-32G 是 NAND 协议分析仪，JLA420A 面向 DDR5/LPDDR5 等内存分析；其官网另列有匹配不同分析仪的 NAND、LPDDR 和 DRAM 模块 interposer。选型时，应按仪器及探头确认组合，不能从“都测 NAND”推定夹具通用。

JKI 资料中的“32GHz”指采样指标，页面另外列出了适用数据速率。采样率、输入模拟带宽、总线数据率和协议解码上限要分别核对，不能看一个数字就代替其余指标。

同为 NAND 152 球 美国某公司 仍有不同夹具

美国某公司 的 NAND 152 Ball Oscilloscope Socketed Interposer，用于把接近器件的信号提供给示波器，公开型号包括 NEX-NAND152BSC，相关配置提供 S 参数及插座选项。

NAND 152 Ball Logic Compliance Interposer 则是另一组产品，例如 NEX-NAND152CA2，对应两通道 ONFI NAND 的逻辑分析访问，另有带器件插座的配置。

这两类夹具可以在适合的目标插座体系中切换，方便针对同一对象分别开展电气与逻辑分析。但球数相同，并不能证明任意器件、探头和分析仪都兼容，更不能直接认定 美国某公司 的输出可以接到 JKI 上。跨厂商使用，需要明确的引脚、端接、探头和速率适配依据。

另外，原始 NAND 与 eMMC 也应区分。eMMC 内部包含 NAND 和控制器，对外使用自己的命令与数据接口。封装外观相近，不代表对外协议或夹具可以互换。

10 NanoCycler 主动测试 NAND 颗粒在规定条件下的表现

讨论到这里，再来看 n-plus-t 的 NanoCycler，就容易理解它与协议分析仪的关系了。

在实际 SSD 中抓 NAND 总线，主要是观察原有控制器和 NAND 怎么交互。把 NAND 接到 NanoCycler 的测试单元和匹配夹具上，则由测试平台安排命令、条件和实验流程。

前者像旁听原有驾驶员怎样开车；后者像把部件放到试验台上，在规定温度、供电和负载条件下反复测试。

NanoCycler 的公开功能包括编程擦除老化、保持特性、工作窗口、RBER 原始比特错误率、读条件和分布分析，以及时序、DQS 裕量与功耗等表征。它关注的是颗粒及相关条件如何影响行为，适合器件评估、可靠性研究和介质管理验证等任务。

图 4 为任务与拓扑示意。被观察的 NAND 通道范围、可控制条件和支持命令，取决于实际硬件及配置。

测试平台也可能自带观察工具。n-plus-t 近期公开介绍的 NanoCycler Sequence Capture，可以查看与 NAND 交互的命令、地址、数据和状态，用于核对实验中真正执行的序列。

因此，不能把它讲成“只发命令、完全不能捕获”；也不能因为它有序列捕获，就推定它能直接代替安装在任意客户 SSD 上的独立总线分析仪。客户要保留原有 SSD 控制器，还是让测试平台直接驱动颗粒，是首先应问清楚的问题。

同样，一个 NAND 夹具能够引出信号，也不代表可以接到任何 tester 上。主动测试还涉及供电、驱动、端接、时序、器件识别与命令支持，需要匹配的测试单元和器件适配。

11 查白皮书时把夹具资料与仪器资料一起看

Saniffer 公司最新的白皮书 Version 16.0 第 7 章把 NAND 特性分析、NAND 协议分析，以及 NAND、DDR5、LPDDR5 等夹具放在同一组资料中。阅读时，可以把这些内容对应到不同任务，而不是把它们当成同一套设备的不同名字。

例如，查到 美国某公司的 NAND 152 球夹具时，继续区分 Oscilloscope 与 Logic Compliance；查到 DDR5、LPDDR5 的 BGA 方案时，再确认对应探头和分析仪；查到 NanoCycler 时，则把注意力转到颗粒测试条件与实验流程。

“标准 interposer”通常是指已有目录型号、对应某种标准封装或接口的产品，不是跨仪器、跨厂商的万能连接器。JEDEC、ONFI 等标准帮助定义器件接口；夹具到仪器这一端的探头接口和映射，仍可能由厂家自己的体系决定。

Direct Attach 是直接安装方式，Socketed 涉及插座，EdgeProbe 侧重相应边缘取样结构，Riser 用于增加高度。它们描述的维度不同，不能只看其中一个词就判断信号完整性或是否需要返修。

从资料走到方案，最好最终形成一份对应关系：目标器件及板卡、需要观察的信号、interposer、探头或前端、连接线缆、仪器、软件及适用速率。缺少其中一环，报价单上的型号即使都存在，也可能接不成客户需要的测量系统。

12 面对客户先确认要解释哪一种现象

客户说“信号不好”，可以继续问：是电气测试没通过，链路升速失败，运行中出现恢复或重传，还是业务命令超时？这些现象相互关联，却未必需要从同一种仪器开始。

客户说“想抓 DDR5 或 NAND”，还应继续确认：要观察模拟质量、命令顺序，还是完整数据？需要覆盖几组通道、几颗器件？是否允许 BGA 返修？故障几秒出现一次，还是运行几小时才出现？

一场有效的需求交流，至少应带回下面这些信息。

1. 被测对象与现象，包括设备角色、接口、速率、宽度，以及复现条件。
2. 希望得到的证据，是电气波形、数字时序、协议交互，还是颗粒特性数据。
3. 需要观察的范围，包括两个方向、相关通道、时钟、边带和电源。
4. 允许的接入方式，包括插入夹具、焊接探头、拆焊器件和可用机械空间。
5. 捕获和分析要求，包括触发、持续时间、过滤、软件功能，以及与其他仪器的时间关联。

用一个示意场景收尾：某块 SSD 在高负载时偶发掉盘。协议记录先帮助找到掉盘前的链路活动，数字时序帮助判断有没有复位或管理动作，电源与模拟波形进一步检查供电和信号条件。如果证据继续指向控制器与 NAND 的交互，再考虑 NAND 总线捕获；若问题需要拆解到颗粒自身的耐久、保持或读裕量，则安排独立的 NAND 表征实验。

这是一条根据证据选择工具的排查路径，不是要求每个故障都把所有仪器接一遍。对市场拓展工程师来说，能把客户的问题转成清楚的观察目标，再把接入条件问完整，就已经为后面的技术交流打好了基础。

延申阅读

想获得关于上述产品的更多信息，或者想进一步了解针PCIe 6.0协议分析、训练测试，CTS，以及LPDDR5, DDR5, NAND测试过程中用到各类治具和夹具，请微信后台联系我们获得最新的针对PCIe, CXL, SSD, NAND测试的白皮书版本16.0。