我们最近针对CXL协议交流的时候，不少用户非常关心CXL transaction的响应延迟。我们今天的大概7min的视频通过一个真实的CXL内存扩展模块实例详细讲述了如何通过抓取PCIe链路上的CXL交互来诊断延迟相关信息，具体参见底部视频。 如果你觉得这篇文章对你有帮助，也希望帮助到更多人，欢迎分享到朋友圈或者与朋友讨论！我们组织这些文章，准备图片和视频素材，不论自己搭建环境拍摄视频，还是找寻一些第三方优秀视频，外加做中英文翻译、校对、添加字幕文件方便各位观看，这些都花费很多时间。 CXL延迟测试分析总结 1. 测试环境与数据概述 本次延迟测试是在2024年4月进行的，使用了一台X86架构的服务器，并搭载了业内一款CXL 2.0 EDSFF Gen5 X8内存扩展模块。测试数据通过插卡接口转换，采用了专用的SerialTek PCIe/CXL协议分析仪进行数据抓取。抓取的数据量为11.34GB，包含了CXL和PCIe协议的相关信息。 2. 数据捕获与分析工具 数据是通过CXL内存扩展模块转接至插卡，通过中间的interposer实现与分析仪的连接。这一过程能够精准捕获所有数据包，并通过时间轴对CXL和PCIe协议的传输进行细致分析。 3. 数据分析与延迟测量 在数据分析过程中，时间轴的视图帮助我们直观展示了从CPU到CXL内存扩展模块的数据传输过程。测试中，CXL 2.0协议的延迟被详细记录，包括了多种类型的事务，如Master to Slave、Request memory和Request memory read等。 CXL延迟分析： CXL延迟分为多个部分，其中最为关注的是从Master到Slave的请求和数据读写的延迟。 各项延迟统计显示，最短的延迟为205纳秒，而最长的则为866纳秒。这表明在此工程样品中，延迟波动较大，可能与实验条件和硬件版本有关。 4. 延迟分布与异常情况 通过统计数据，延迟的分布可分为多个区间： 最快延迟：大约在205纳秒左右。 最慢延迟：最高可达866纳秒。 延迟分布：大多数请求的延迟都集中在212纳秒到214纳秒之间。整个数据集的平均延迟为213纳秒。 此外，测试中还记录了部分请求失败的情况。失败的请求与较长的延迟周期存在一定的相关性，这些异常情况在工程样品中较为常见。 5. 详细的延迟数据查看与操作 在分析过程中，用户可以利用工具对每个数据包进行精确放大查看。通过放大视图，可以查看每一笔事务的具体延迟时间，从而了解不同数据传输的具体延迟。例如，某些事务的延迟最高可达到360纳秒，这些事务通常会被标记为异常。 6. 总结与结论 CXL延迟的总体情况： 在测试过程中，CXL协议的延迟大致在205纳秒到866纳秒之间，大多数情况下延迟集中在212纳秒到214纳秒之间。 该测试使用的工程样品存在一定的失败率，尤其在请求阶段，导致了部分事务的延迟增加。 硬件样品的性能问题： 由于该硬件属于工程样品，测试结果中出现了一些未能成功执行的请求，可能与样品的稳定性有关。 如果是正常生产的硬件，延迟和请求失败的情况应该会有所改善。 数据的可视化与操作： 通过时间轴和数据包的详细展示，测试人员可以直观地查看每个数据包的延迟，并对异常的请求进行定位和分析。这种方式使得CXL延迟的分析更加精确和清晰。 总之，这次测试提供了CXL协议在实际使用中的延迟表现，并展示了不同类型事务的延迟波动情况。对于优化CXL硬件及其性能，这些数据提供了宝贵的参考。 最后，如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。  

我们今天谈谈业内的Microchip是如何测试它的NVMe SSD后端NAND特性。我们知道前些年业内企业级eSSD常用的美国的企业级SSD controller一个是Marvell，另外一个就是Microchip。我们今天不谈论谁的方案优劣，以及中美因素的影响和后续替代，我们主要通过一篇文章来看看Micrchip是如何测试NAND特性的。 首先，我们来看看Microchip公司的NVMe SSD controller是一步一步怎么来的。 其实，最早的IDT（Integrated Device Technology）的 NVMe SSD 控制器部门经历了一系列收购整合，才最终发展成为今天 Microchip 的 eSSD 控制器部门。以下是主要发展路径的简单总结： 1. IDT 的 NVMe SSD 控制器部门 IDT 以其 NVMe SSD 控制器技术闻名，是早期推动 NVMe 协议发展的重要厂商之一。 产品主要用于企业级和数据中心 SSD 市场，提供高性能、低延迟的解决方案。 2. 被 PMC-Sierra 收购（2015 年） 在 2015 年，PMC-Sierra 以约 1亿美元 的价格收购了 IDT 的 NVMe SSD 控制器部门。 目的：强化其企业存储解决方案，特别是面向 NVMe 的 SSD 控制器技术。 PMC-Sierra 计划通过整合 IDT 技术，扩展其在存储市场的竞争力。 3. PMC-Sierra 被Microsemi 收购（2016 年） 在 2016 年，Microsemi 以约 25亿美元 的价格收购了 PMC-Sierra。 整合方向：Microsemi 将 PMC-Sierra 的企业存储产品线，包括 NVMe SSD 控制器，纳入其更广泛的高性能存储与通信解决方案组合中。 4. Microsemi 被Microchip 收购（2018 年） 2018 年，Microchip Technology 以 83亿美元 收购 Microsemi。 最终整合：Microchip 接管了 Microsemi 的所有业务，包括 NVMe SSD 控制器技术。 在收购整合后，Microchip 继续开发和销售企业级 SSD 控制器，将其作为其嵌入式存储解决方案的一部分，进一步推动 eSSD 控制器的研发。 5. 今天的 Microchip eSSD Controller Microchip 的企业 SSD 控制器部门继承了 IDT 的 NVMe SSD 控制器技术基础。 当前，Microchip 提供一系列高性能 eSSD 控制器解决方案，广泛应用于企业存储和数据中心市场。 简单总结 IDT 的 NVMe SSD 控制器技术在被 PMC-Sierra 收购后，经历了 Microsemi 和 Microchip 的两次整合，最终成为 Microchip 企业级存储产品线的重要组成部分。这一路径反映了行业内存储技术整合的大趋势以及高性能 SSD 控制器的重要战略地位。 下面，我们来看看Microchip如何测试NAND特性。很多人不知道的是，Microchip作为一家美国公司，其实它的NAND特性测试部门因为历史等各方面的原因主要是在意大利研发中心进行。 Microchip的NAND特性测试从开始就采用了意大利NplusT公司的NanoCycler针对NAND特性测试的自动化工具，对于NAND特性进行各种各样的研究和测试。我们今天结合前几年Microchip发表的一篇文章《3D NAND Flash 中Program Suspend操作对固态硬盘的影响评估》来看看他们是如何测试的，NanoCycler测试工具的具体功能可以从我们之前发表的白皮书的第7章节获得详细解释。需要参考原文的，请到下面的地址下载： 《Assessing the Role of Program Suspend Operation in 3D NAND Flash Based Solid State Drives》下载链接:  https://pan.baidu.com/s/1lsuaRuDKaiVaY4DyOcOllg?pwd=snue  《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver11.11》下载链接（参考Chapter 7.1&7.2章节）:  https://pan.baidu.com/s/1gE2mazNvu92E3zzhzJMqKA?pwd=fguh 下面是针对该文章的一个简单总结。 3D NAND Flash 中Program Suspend操作对固态硬盘的影响评估 本报告评估了3D NAND Flash存储器中Program Suspend操作在企业级固态硬盘（SSD）上的应用潜力，通过实验测试和系统级模拟分析，探讨其对性能、可靠性和功耗的影响。 研究背景 3D NAND Flash SSD 优势：作为高密度存储介质，3D     NAND Flash 提供了低延迟、高吞吐量、较低总拥有成本（TCO）和高可靠性，是企业级存储首选。 性能瓶颈：写入（编程）操作较读取操作延迟更长（典型延迟为12 ms vs 75100 µs）。在高负载场景下，写入延迟对读取性能的影响显著。 Program Suspend的需求：为缩短读取延迟并提高服务质量（QoS），提出在写入过程中挂起当前操作，优先服务读取请求。 研究方法 电气特性实验：在低于100层的TLC 3D NAND Flash芯片上测试Program Suspend的时间特性（如挂起进入时间tEPS）和可靠性（原始位错误率RBER）。 系统模拟：利用SSDExplorer平台对包含Program Suspend功能的SSD进行设计空间探索，考察其在不同读取/写入工作负载下的带宽、延迟和功耗表现。 主要发现 Program Suspend的特性： 挂起操作通过暂停增量脉冲编程（ISPP）算法，允许处理读取请求后再恢复写入。 tEPS约为编程时间（tPGM）的3%~4%，挂起次数越多，写入总延迟越高。 对SSD性能的影响： 带宽提升：挂起操作可增加SSD在高读取比重负载下的带宽，最多提升113k IOPS。 延迟降低：平均延迟减少97 µs，99.99% QoS延迟改善1.03 ms，尤以高队列深度（QD=64）和高读取比例工作负载中最为显著。 可靠性和功耗： 可靠性：挂起对目标块和非目标块的RBER影响微弱，未显著影响数据可靠性。 功耗增加：由于更多操作被处理，SSD内存子系统的功耗上升最多400 mW，内部I/O总线功耗增加最多17 mW。 限制与优化： 需要在挂起次数与功耗之间进行权衡。 在高写入负载场景中，挂起操作对功耗可能具有抑制作用（通过减少并行编程芯片数量）。 测试结论 Program Suspend是优化3D NAND Flash SSD读取延迟和提高QoS的有效手段，但其实现需综合考虑性能与功耗间的平衡，适用于以读取为主的高性能存储场景。 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，或者想获得《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver11.11》请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。  

本周一我们发布了拍摄的《高清视频：SSD各种接口一次讲清 - SAS,SATA,M.2,U.2,U.3,E1.S, E1.L, E3.S,E3.L等》，周二接着发布了《高清视频：SSD各种接口如何连接协议分析仪进行问题的诊断分析？》，有工程师希望讲解一下各种企业级盘的热插拔测试。 我们特别选择了最常见的PCIe/NVMe U.2 SSD和SAS/SATA HDD/SSD两种盘，分别通过实物演示的方式展示了如何进行热插拔自动化测试，相信看过以后对于企业级盘的热插拔测试就没有什么疑问了。 我们今天下午花了4个小时拍摄了本期视频并且处理添加了中文字幕供大家参考，视频总长1小时13分钟，参见下面的视频。 如果你觉得这篇文章对你有帮助，也希望帮助到更多人，欢迎分享到朋友圈或者与朋友讨论！我们组织这些文章，准备图片和视频素材，不论自己搭建环境拍摄视频，还是找寻一些第三方优秀视频，外加做中英文翻译、校对、添加字幕文件方便各位观看，这些都花费很多时间。 热插拔技术及其测试自动化解决方案 1. 背景与意义 热插拔（Hot Plug或Hot Swap）技术是一种在设备通电运行状态下安全拔插存储盘或硬件模块的能力。这种技术广泛应用于企业级数据中心的服务器、存储系统和高性能计算设备中，以确保系统高可用性和灵活性。 下面的视频重点介绍了热插拔技术的基本概念、实现方式、常见问题及其测试过程，尤其是在企业级SSD和相关模块中的应用。 2. 热插拔的适用设备与接口 热插拔的设备主要分为以下几类： 传统机械硬盘：SAS 和 SATA 接口的HDD/SSD。 企业级 SSD： SATA SSD。 PCIe/NVMe SSD，包括 U.2、U.3 接口的2.5寸盘。 EDSFF 系列：E1.S、E1.L、E3.S、E3.L。 其他模块： RAID 控制卡。 网络或图形处理器（GPU）插卡（非主流应用）。 接口类型多样，但适用于企业级热插拔的主要是 SATA、SAS 和 PCIe（NVMe）接口。 3. 热插拔操作流程 3.1 基础操作 确认设备状态：在存储系统或服务器中找到故障盘位置。 更换故障盘：将损坏的硬盘拔出，插入相同规格的新硬盘。 数据重构：RAID 控制器（硬件或软件）负责自动重构数据，保证数据完整性。 3.2 RAID 支持 RAID 5：允许一块盘损坏而不影响系统运行。 RAID 6：允许最多两块盘损坏。 替换过程必须在损坏盘未超限时完成，否则将导致数据丢失。 4. 热插拔测试的重要性 热插拔技术的可靠性是企业级存储系统的关键。通过模拟实际运行环境中的操作和故障，可以验证以下问题： 硬盘与背板的兼容性。 热插拔时的电源与信号完整性。 数据重构过程的效率与稳定性。 极端情况（如信号干扰、部分断连）下的系统响应能力。 5. 传统手工测试的局限性 传统的手工插拔测试存在以下问题： 效率低下：重建 RAID 数据往往需要数十分钟，人工操作浪费时间。 设备损耗：反复手工操作可能损坏硬盘接口或背板。 无法复现极端情况：一些极端状况，例如边界条件（Corner Case）很难通过手工操作模拟。 6. 自动化测试解决方案 本视频详细介绍了一种由英国 Quarch 公司提供的自动化热插拔测试工具，具体包括： 模块介绍： 热插拔控制模块：用于插拔控制，支持 SATA、SAS 和 PCIe 接口。 管理设备（Torridon Interface Unit）：用于连接控制模块与测试电脑。 Test Monkey 软件：基于 Windows 控制界面，用于产品配置景。 工具特性： 精确控制：通过脚本模拟插拔行为，包括掉电、故障注入等。 多平台支持：测试软件支持 Windows 和 Linux 系统，集成 Python 环境，可进行脚本化操作。 减少设备损耗：通过控制信号而非机械动作完成插拔，延长设备寿命。 连接与操作： 管理模块通过 USB 或串口（RJ45 转 DB9）与电脑相连。 控制模块插入硬盘与背板之间，通过软件发送指令控制插拔过程。 7. 实验室演示与注意事项 视频提供了实验室环境下的热插拔操作演示： 演示硬件：PCIe U.2 盘柜及热插拔模块。 操作步骤： 安装硬盘至热插拔模块。 通过 Test Monkey 软件发送插拔指令。 监控数据重构和系统响应。 注意事项： 插拔过程中需避免模块脱落。 确保所有连接牢固以防电路损坏。 遵循工具提供的操作规范。 8. 自动化测试的优势与应用场景 8.1 优势 提升效率：批量自动化测试减少人力成本。 保证一致性：精确复现特定测试条件。 降低风险：避免手工操作导致的设备损坏。 8.2 应用场景 存储设备厂商的硬盘出厂测试。 数据中心日常设备维护与更新。 故障排查中的极端情况模拟。 9. 视频总结 热插拔技术是现代企业级存储系统中的核心能力，其测试与验证对于系统的稳定运行至关重要。通过自动化测试工具（如 Quarch 系统），可以有效提高测试效率、减少设备损耗，并为复杂场景提供灵活的解决方案。这为数据中心、存储设备厂商及 IT 基础设施维护提供了强有力的技术支持。 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，或者想获得《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver11.11》请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。  

我们周五（11/29)上午在外面做技术交流的时候，谈到CXL内存扩展模块的两种常见接口：E3.S和插卡。大家注意，E3.S这种接口其实主要用于NVMe SSD，大部分的CXL内存扩展模组只是借用了CXL Gen5x8 E3.S接口而已。由于国内采用E3.S接口的服务器背板较少，大多采用U.2接口背板，但是美国等互联网大厂较多采用EDSFF接口的企业级NVMe SSD，即E1.S, E1.L, E3.S, E3.L等四种接口，所以我们在下午花了三个小时拍摄了本期视频，大概45min，并且添加了中文字幕供大家参考，如果想直接观看视频，请到本文底部。 如果你觉得这篇文章对你有帮助，也希望帮助到更多人，欢迎分享到朋友圈或者与朋友讨论！我们组织这些文章，准备图片和视频素材，不论自己搭建环境拍摄视频，还是找寻一些第三方优秀视频，外加做中英文翻译、校对、添加字幕文件方便各位观看，这些都花费很多时间。 本次讲解围绕SSD（固态硬盘）的不同接口展开，系统地介绍了SATA(含M.2 SATA)、SAS、NVMe（包括U.2、U.3、M.2 -对比M.2 A/E key WIFI/BlueTooth和M.2 B/M key SSD）以及EDSFF（E1.S, E1.L, E3.S, E3.L）等几种常见及较新型的SSD接口类型。通过实际硬盘/SSD实物展示和对比，帮助观众直观了解各种接口的特点、用途以及它们在存储系统中的应用场景。 视频内容简介 1.SATA 和SAS 接口 SATA：常见于消费级产品，接口上有明显缺口，用于普通台式机和8-10年前的笔记本。 SAS：用于企业级存储系统，与SATA外观类似但无缺口，支持更高的数据传输速率和更高的可靠性。 2.NVMe接口 U.2 与 U.3： U.2接口具备高性能，常用于企业级存储。 U.3接口与U.2外观一致，但针脚定义不同，和U.2一样都可支持Single Port和Dual Port模式。 Single Port：提供单路带宽，常见于一般存储应用。 Dual Port：提供双路带宽，支持冗余设计，适用于银行、电信等高可靠性环境。 M.2： 主要用于笔记本和台式机，有多种长度规格（如2230、2242、 2260、2280、22110）。 支持不同协议（如SATA、PCIe），通过缺口定义（B Key或M Key）区分。 适配不同用途，包括SSD和WiFi/蓝牙模组。 3.EDSFF (Enterprise and Data Center SSD Form Factor) 主要用于数据中心，分为E1.S（短型），E1.L（长型）、E3.S, E3.L等常见规格。 相较传统接口，EDSFF具备更高的存储密度和散热效率，逐渐成为企业级存储的主流标准。 应用场景 消费级：SATA、M.2接口硬盘用于普通用户，适配老的笔记本和台式机。 企业级：SAS、U.2/U.3硬盘提供高性能和可靠性，广泛应用于服务器和存储阵列。 数据中心：EDSFF接口优化存储密度和能效，满足大规模数据存储需求。 视频总结 本次讲解内容涵盖广泛，但是不涉及非常多的技术细节，主要是通过实物展示的方式让从来没有接触过这些SSD接口的工程师有一个非常感性的认识。通过该次讲解，工程师能够对SSD的多种接口有直观、全面的了解，并为实际应用中选择合适的存储解决方案提供参考。 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，或者想获得《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver11.11》请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。  

我们在11月份发布的“SSD控制器和ASIC设计到封装全过程视频介绍”里面提供的视频使工程师可以了解到通用的ASIC从设计一直到封装成芯片的全过程。 这两天国内IC业界公众号又来刷屏：200多家中国芯片将被美国拉入黑名单，这里面也包括禁止提供synopsys, cadence等EDA软件公司继续对于这些公司提供销售和支持服务，国内的EDA公司看来要加油了。很多不是从事IC设计的朋友可能对于EDA软件，或者说对于一颗芯片在流片（tape-out)之前的设计过程不是很清楚，或者经常看到招聘要求说要前端设计和后端设计。 我们下面的今天的视频，是一名老印工程师针对芯片设计全流程的一个BASIC TUTORIAL介绍了这个过程中很多技术原理和术语，希望对于了解这方面的朋友有帮助。 如果你觉得这篇文章对你有帮助，也希望帮助到更多人，欢迎分享到朋友圈或者与朋友讨论！我们组织这些文章，准备图片和视频素材，不论自己搭建环境拍摄视频，还是找寻一些第三方优秀视频，外加做中英文翻译、校对、添加字幕文件方便各位观看，这些都花费很多时间。 该视频介绍了从 RTL（寄存器传输级）到 GDSII（用于制造的图形数据流格式）的集成电路（IC）设计流程，并分解为多个步骤，详细描述了每个步骤的作用、使用的工具以及流程中的逻辑关系。以下是详细总结： 流程概述 RTL 到 GDSII 流程涵盖了从设计规格到物理芯片布局的完整路径，可分为三个主要部分： RTL 设计（前端设计）：从客户需求出发，编写 RTL 代码并进行功能验证。 逻辑设计：将 RTL 转化为门级网络表，确保逻辑一致性。 物理设计（后端设计）：从布局布线到生成最终的 GDSII 文件。 此外，流程被划分为“前端设计”（不涉及技术特定性）和“后端设计”（技术相关），使得工程师可以更清晰地理解设计的层次和重点。 流程步骤与工具 1. 设计规格与 RTL 设计 输入：客户提供 IC 的设计规格，定义功能需求。 RTL 开发：使用 Verilog 或 VHDL 编写代码，主要工具包括 Xilinx Vivado、Questasim。 功能验证：验证代码的功能是否符合规格，常用工具有 Synopsys VCS、Cadence Incisive。 2. 逻辑综合 过程：将功能验证后的 RTL 代码转化为门级网络表（Gates Level Netlist），实现从行为描述到实际逻辑电路的映射。 工具：Synopsys Design Compiler、Cadence Genus。 输出：门级网络表。 3. 逻辑等效性检查（LEC） 目的：验证 RTL 和门级网络表逻辑的一致性。 工具：Synopsys Formality、Cadence Conformal。 4. 布局布线（PNR） 过程： 布局：放置门级组件。 布线：为组件之间建立物理连接。 工具：Cadence Innovus、Synopsys IC Compiler。 输出：完成后的物理布局。 5. 物理验证 检查内容： DRC（设计规则检查）：确保设计符合制造工艺规则。 LVS（版图与电路一致性检查）：确认版图与逻辑一致。 ERC（电气规则检查）：验证电气特性。 工具：Cadence Virtuoso、Synopsys Hercules。 6. 生成 GDSII 文件 目的：将设计转化为 GDSII 格式文件，作为最终的制造数据。 交付：将文件发送给代工厂进行芯片制造。 流程特点与关键节点 高度依赖工具链：流程中大量使用电子设计自动化（EDA）工具，从前端设计到后端实现，工具选择直接影响效率和结果。 循环迭代：功能验证和逻辑检查常需多次迭代，确保设计符合需求。 技术依赖性在后期增加：从逻辑综合开始，技术特定性显著增加，例如制造工艺（如 7nm 或 180nm）。 RTL 到 GDSII 设计流程总结 RTL 到 GDSII 是一个系统化、高度自动化的设计流程，涉及前端的逻辑开发与验证，以及后端的物理实现与制造准备。通过分阶段的验证和优化，每一步骤都为下一阶段奠定基础，从而确保最终设计满足功能和制造要求。 引自Team VLSI channel 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。  

我们11月份做了一些关于CXL相关的文章，CXL协议从2019年的1.0版本现在也随着PCIe从Gen5升级到Gen6而慢慢过渡到CXL 3.0/3.1。Saniffer公司提供对于CXL 3.0/3.1和PCIe Gen6的插卡、SSD等的各类测试，其中的英国Quarch公司的产品非常特别并且有代表性，它提供了针对卡类和SSD类的热插拔、故障注入、电压拉偏、功耗测试、电压/电流/sideband信号的，我们今天就来简单总结一下它的这些测试方案。 Quarch的CXL和PCIe Gen6测试方案总结 Quarch针对CXL（Compute Express Link）和PCIe Gen6提供了一系列测试解决方案，旨在满足高性能和可靠性的需求。以下是主要测试领域和功能： 1. 热插拔与故障注入测试 关键功能 自动化热插拔测试：支持反复热插拔测试以验证设备在动态插拔场景下的稳定性，尤其适用于CXL和PCIe设备的复杂部署场景。 故障注入能力： REFCLK隔离测试：验证参考时钟信号中断对设备行为的影响。 链路宽度缩减：测试链路宽度变化时的性能表现。 数据错误注入：模拟错误场景以评估设备的容错性。 故障检测：通过硬件层面注入故障来验证系统的响应和恢复能力。 工具支持 Quarch的PCIe Breaker系列完全支持CXL，可以轻松移植现有PCIe测试套件。 2. 电源拉偏和功耗分析 关键功能 全面的电源测试： 电压拉偏测试：评估设备在电压偏离正常时是否可以正常工作。 空闲/睡眠状态功耗：评估设备低负载下的功耗效率。 性能与功耗对比：分析不同工作负载下的能效比。 浪涌电流测试：检测设备启动时的电流瞬态。 系统功耗测量：对整个系统的电源使用进行详细分析。 数字捕获功能：支持对侧带信号（如PERST时序）的数字捕获，这在调试枚举问题和节能状态时非常有用。 工具支持 Quarch Programble Power Modules (PPM)： Quarch Power Analysis Modules (PAM)： 即插即用，无需定制电缆或额外探针。 提供高分辨率数据采集，支持长时间监测。 集成Quarch Power Studio软件，支持简单点击操作或通过Python API实现自动化。 3. 兼容性与扩展性 设备支持 广泛的接口支持：兼容SAS、SATA、PCIe、CXL等主要设备接口，同时支持外部接口（如USB、LAN）。 模块化设计：可扩展到单个设备或整个存储阵列的自动化测试。 主要硬件 Gen5/6 SFF U.2、U.3 Breakers。 Gen5/6 EDSFF Breakers。 Gen5/6 M.2 M-Key水平断路器模块。 Gen5/6 AIC（Add-In Card）和其他设备类型的模块。 4. 软件工具 TestMonkey应用 提供直观界面，适合快速手动测试。 Quarch Power Studio应用 提供直观界面，适合便捷管理PPM或者PAM。 Python API 支持数百项测试的自动化运行，提高工程效率。 5. 应用场景 CXL设备的可靠性验证：例如企业级存储和任务关键系统的热插拔及故障恢复能力。 PCIe Gen6的性能与功耗优化：特别是高性能计算（HPC）和数据中心领域。 通过Quarch的测试方案，开发者可以更高效地验证CXL和PCIe设备的性能、可靠性和电源特性，为设备在复杂环境中的稳定运行提供保障。 下面是Quarch解决方案的一些彩页供参考。 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。  

如果你对CXL协议感兴趣，但目前还处于探索阶段，或者觉得自己对其了解还不够深入，那么这段视频将是你的必看内容！在本视频中，我们通过使用专业的SerialTek公司的PCIe/CXL协议分析仪软件，打开一个真实的CXL trace文件，从零开始详细讲解CXL协议的解码过程。你将看到每个协议层的细节是如何呈现的，以及如何通过这些信息进行深入分析。无论你是工程师还是技术爱好者，这段视频都将帮助你更加直观地理解CXL协议的核心机制，提升你的技术水平！ 如果你觉得这篇文章对你有帮助，也希望帮助到更多人，欢迎分享到朋友圈或者与朋友讨论！我们组织这些文章，准备图片和视频素材，不论自己搭建环境拍摄视频，还是找寻一些第三方优秀视频，外加做中英文翻译、校对、添加字幕文件方便各位观看，这些都花费很多时间。 下面是时间轴以及视频内容简介： 0'0'' - 0'04'      封面 0'04'  - 08'28''  CXL内存扩展device的两种最常见形态：插卡和EDSFF，以及如何使用PCIe Gen5 x16 analyzer在两种环境中抓取数据 08'28'' - 31'03''   CXL协议解码详解 下面是11月上旬我们写的公众号内容，没有看过的朋友也可以找来再次阅读一下。 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。