昨天发了一篇文章《全球首个在ReRAM芯片上实现的“少样本学习”实验！揭秘TestMesh®在其中扮演的关键角色》，由于论文采用英文写成，中间涉及很多专业术语，有些搞NAND Flash的朋友可能阅读理解比较费劲，以下是我们对该论文《On-Chip Customized Learning on Resistive Memory Technology for Secure Edge AI》的详尽解读报告，并结合NplusT公司提供的TestMesh®工具功能，分析其在本文研究中的关键作用。 一、论文核心内容梳理 1. 研究背景与意义 在边缘计算设备中进行本地个性化学习对安全、隐私与低延迟非常关键； ReRAM（Resistive Random Access Memory）由于其可模拟多位权重值和原生计算能力，适合作为存内计算平台，但面临耐久性与精度限制； 为减少ReRAM编程次数并提高学习效率，本文引入了MAML（Model-Agnostic Meta Learning）算法。 2. 技术路径 阶段一：离线预训练 Learn-to-learn（MAML）： 在多任务数据集上训练出初始模型参数θ； 考虑硬件非理想性（例如ReRAM的非线性和噪声）融入训练过程。 阶段二：在ReRAM芯片上进行少样本快速微调（on-chip training）： 使用16kbit TiN/HfOx/Ti/TiN ReRAM芯片，仅更新2个FC层权重（通过2颗ReRAM cell conductance 差值表示一个权重）； 每个task只进行5次编程，即5次梯度更新，就能获得>97%分类精度。 3. 多状态ReRAM编程策略实验 为了实现可控的模拟权重分布，论文评估了三种ReRAM多位写入策略： Single-Shot Set：一次性写入目标conductance，效率高但精度差； Iterative Set：逐级设定conductance，起始于最低状态，准确性好； Iterative Reset：先写入高电导状态再减弱电导，适用于低状态设定； Hybrid策略：融合上述两者，低状态用Reset，高状态用Set，获得了更好的 retention 和 conductance 控制。 4. 实验结果与性能表现 在Omniglot字符识别任务中，实现5次更新后准确率97.28%； 使用Hybrid策略的权重更新在150°C高温老化12小时后仍保持>90%精度； 每个ReRAM权重更新能耗仅为几个皮焦（pJ），远低于传统SRAM方案。 二、TestMesh® 在本论文实验中的作用与价值分析 1. TestMesh® 简介 TestMesh 是NplusT公司推出的专为非易失性存储器（如ReRAM、PCM、MRAM、FeRAM）*而设计的*高精度测试平台，具有以下关键特性： 多状态模拟存储器阵列的编程控制、读写精度测量与统计建模； 支持 conductance-based profiling、精细逐级set/reset、数据保持（retention）与漂移（drift）分析； 集成自动化脚本控制，实现多任务迭代训练、batch testing、烧录-读取闭环测试等AI硬件研究所需功能； 可联机或离线与模型训练框架（如TensorFlow/PyTorch）交互，实现 hardware-in-the-loop。 2. TestMesh® 在本论文研究中的具体帮助 （1）Conductance 分布测量与建模支持 论文中 Fig.4状态重叠等数据，正是通过类似 TestMesh 这样的设备进行的； TestMesh 提供的“multi-level state precision sweep”和“overlap map”功能，使得研究团队可以精确评估不同写入策略在 ReRAM 中的可行性与误差分布。 （2）编程策略优化与自动化梯度更新流程 文中提出的 Hybrid 编程策略（结合Iterative Set 与 Reset）需对不同编程路径的结果进行逐点跟踪与误差分析； TestMesh 提供了“sequential program-and-read”流程，并支持以脚本方式配置不同策略、自动执行并收集统计数据； 此类平台对于调试迭代写入行为、寻找最优编程电压和脉冲持续时间至关重要。 （3）高温老化和Retention Drift 模拟测试 文中 Fig.8 和 Fig.11 所描述的150°C保留测试和精度下降曲线，均依赖具备稳定控温与实时读出能力的测试平台； TestMesh 拥有专门的“Bake & Drift”子模块，支持在高温下对模拟状态进行时序跟踪并评估 retention reliability。 （4）与学习算法联动进行硬件在环验证（Hardware-in-the-Loop） 图9与图10中的on-chip learning with external computer-in-the-loop实验流程，其实是典型的TestMesh使用场景； TestMesh 提供标准接口，可在MATLAB、Python、C环境中通过API控制硬件并进行梯度更新与状态反馈，完美契合论文中的 MAML 联动训练过程。 三、总结：TestMesh 对论文研究的价值 功能模块 论文中体现 TestMesh 作用 Conductance 分布测量 Fig.4~6, 多状态模拟精度分析 精细状态写入+读取测量统计分析 编程策略优化 提出Hybrid策略，实验对比 脚本配置多策略并自动执行 Retention 老化分析 Fig.8、11 中高温下drift 高温控+定期状态跟踪功能 Hardware-in-the-loop 学习 实验部分与图9、10 与训练代码交互更新conductance 少样本训练能耗评估 <10μJ/任务 提供set/reset粒度功耗数据支持 结论上，TestMesh不仅提供了ReRAM物理层调控的能力，更为本文的跨层硬件-算法协同提供了全流程实验支持。可以说，没有TestMesh这样的专业平台，本文的硬件级few-shot学习验证难以如此系统、深入和量化。 想了解更多TestMesh工具详情？ 欢迎转发本文，让更多AI工程师了解ReRAM与AI训练结合的未来前景！ 如需原论文PDF、高清图、白皮书请留言或私信获取，或者直接下载我们2025/4/23最新更新的白皮书12.2版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.2》。法国Leti和Weebit Nano等机构使用的TestMesh请参见chapter 7.2章节。需要《On-Chip Customized Learning on Resistive Memory Technology for Secure Edge AI》论文原文的请直接参考本文底部联系方式。 下载链接： 链接: https://pan.baidu.com/s/1yHkvnrrWhAiZNxt9CQ4cfA?pwd=n66k 提取码: n66k 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

在这个“AI无处不在”的时代，边缘AI设备如何实现高效、安全又个性化的训练？本文将带你深入解析一篇突破性的研究论文，并揭秘一款名为TestMesh®的专业测试平台，如何在其中发挥决定性作用。 论文亮点抢先看 原文标题： 《On-Chip Customized Learning on Resistive Memory Technology for Secure Edge AI》 发表会议： JSAP 2025 Symposium on VLSI Technology and Circuits 作者机构： CEA-Leti、Weebit Nano、Univ. Paris-Saclay 研究目标 传统AI训练功耗高、隐私风险大，特别是在边缘设备（Edge AI）上难以部署。 本研究首次在ReRAM芯片上实现了完整的少样本学习任务训练，通过与MAML算法协同，大幅减少了ReRAM写入次数，仅用5次训练迭代即达97%准确率！   技术核心拆解 ✅ MAML算法：学会“如何快速学习” 离线“元学习”阶段预训练出初始模型参数 θ； 在线仅需5次权重更新，即可完成新任务学习； 极大减少ReRAM写入次数，延长寿命。 ✅ ReRAM芯片平台： 130nm CMOS工艺 + 多级可调 ReRAM cell； 权重以两颗cell电导差值编码，具备存算一体特性。 ✅ 创新编程策略： 策略 特点 实验表现 Single Shot Set 快速写入 精度差 Iterative Set 多次设定 精度好，漂移大 Iterative Reset 先高再低写入 更稳定 Hybrid（融合） 综合优势 最佳结果，长期稳定性高 实验结果震撼公布 在Omniglot字符识别任务中，5次ReRAM更新后准确率达97.28%； 高温老化12小时（150°C）后仍维持>90%准确率； 单次训练任务能耗低于10μJ，超适合嵌入式和IoT终端。     TestMesh®测试平台的核心作用 论文中大量实验数据都来自nplusT公司的TestMesh® ReRAM专用测试平台。它在这项研究中的作用不可或缺：   实验需求 TestMesh 功能支持 Conductance状态分布测量 精准采集多位电导数值与偏差 多策略编程优化 支持“迭代式设定”、“重置”策略测试 高温老化测试 提供温控与漂移记录功能 硬件在环训练 可与MAML算法联动进行训练+写入闭环 能耗分析 实测单次写入能耗与效率数据 ✅ TestMesh® 通过其脚本化控制和统计接口，助力研究团队构建软硬一体的AI实验平台，是实现这一研究突破的幕后“硬核功臣”。 结语：TestMesh，打开ReRAM智能芯片研究的新纪元 ReRAM 正在成为未来 AI 芯片中的关键存储/计算融合单元，而像 TestMesh® 这样专业的测试平台，将成为打通器件物理特性与算法设计之间的桥梁。 本研究不仅证明了 ReRAM 可用于极低功耗的边缘 AI 学习，还开启了未来“个性化、安全、云脱钩”的智能硬件研究路径。 想了解更多TestMesh工具详情？ 欢迎转发本文，让更多AI工程师了解ReRAM与AI训练结合的未来前景！ 如需原论文PDF、高清图、白皮书请留言或私信获取，或者直接下载我们2025/4/23最新更新的白皮书12.2版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.2》。法国Leti和Weebit Nano等机构使用的TestMesh请参见chapter 7.2章节。需要《On-Chip Customized Learning on Resistive Memory Technology for Secure Edge AI》论文原文的请直接参考本文底部联系方式。 下载链接： 链接: https://pan.baidu.com/s/1yHkvnrrWhAiZNxt9CQ4cfA?pwd=n66k 提取码: n66k 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

全球顶尖公司选定SerialTek：NVIDIA正式部署PCIe 6.0 x16分析仪+训练器！就在2025年上半年，NVIDIA位于北美的总部实验室在对多家主流PCIe 6.0协议分析与训练系统进行深入测试后，最终选择采购了2套完整的SerialTek PCIe 6.0 x16协议分析仪与训练器组合，作为其下一代GPU与高速互联平台的关键验证工具，这些SerialTek 6.0协议分析和测试工具已经交付使用。这一决定，不仅意味着SerialTek的产品通过了全球市值最高科技公司最严苛的技术审查，也再次印证了此前我们发布文章中提到的：✅ SerialTek，是目前业内唯一可以稳定抓取PCIe 6.0 x16 Clean Traffic的协议分析仪厂商之一。Michael Wang 2025，公众号：Saniffer【独家实测】SerialTek率先实现PCIe 6.0 x16协议完整抓取，业内唯一Clean流量验证✅ 在训练器（Link Trainer）方面也同步实现了对PAM4、FLIT、LTSSM等新协议的完整支持。Michael Wang 2025，公众号：Saniffer【高清视频】PCIe 6.0 CPU模拟(RC端)训练器开箱视频✅ NVIDIA为何最终选择SerialTek？NVIDIA作为全球AI计算的领导者，对PCIe 6.0的依赖非同一般。从H100/H200这样的AI GPU，到NVSwitch、BlueField DPU、NVMe SSD控制器，几乎每一个模块都需要在x16 PCIe 6.0高带宽通道下进行系统级调试和互通验证。根据我们了解到的信息，在过去半年中，NVIDIA实际评估了数家主流厂商的PCIe 6.0分析/训练设备，测试维度包括：是否稳定支持x16全通道并发采集是否精准支持PAM4 + FLIT模式下的协议解析是否能够灵活触发、导出、回放各类corner case是否具备训练器与分析仪的闭环调试能力最终，只有SerialTek一家公司，在上述所有测试环节中均表现出色，并成功通过NVIDIA GPU平台的验证测试。📸 NVIDIA测试团队内部反馈“我们最初只计划验证x8场景，没想到SerialTek在x16场景下表现更好，尤其在捕捉LTSSM跳变和FLIT结构解码方面非常稳定。”“训练器配合使用后，我们能方便地模拟各种速率、Lane降级、PAM4错误注入，回放能力让debug流程快了3倍以上。”“目前来看，没有其他厂商在x16环境下做得像SerialTek这么稳定。”分析仪 + 训练器，打造完整闭环很多工程师常常忽略一点：仅有分析仪还不够，必须搭配训练器（Link Training Generator）才能构建真实验证场景。SerialTek提供的完整链路验证系统包括：模块功能描述✅ PCIe 6.0 Protocol Analyzer支持x16 PAM4全通道抓取，FLIT解码，精确触发✅ PCIe 6.0 Tester/Exerciser支持链路初始化、降速、错误注入、PAM4调节等✅ 分析/训练一体控制软件完整时序对齐，支持数据回放、模式复现这意味着，研发团队可以在没有对端芯片或主板的条件下，使用训练器模拟对端行为，验证自己的设备是否能正确进入L0状态，是否能稳定运行在PAM4模式下，以及在发生错误后能否正确处理Link Recovery。SerialTek 的优势不仅在硬件除了硬件性能强悍，SerialTek的软件系统也同样出色：支持Protocol Aware Triggering，可在FLIT级别触发特定事务；支持PAM4 eye diagram可视化；可导出原始数据供第三方工具分析；拥有业内领先的streaming采集架构与buffer优化策略，最大限度避免丢帧。SerialTek正在成为6.0平台的“默认标准”继NVIDIA选型之后，越来越多的芯片设计与系统厂商也开始转向SerialTek作为主力PCIe 6.0测试工具，尤其是在以下应用场景：AI服务器主板 + GPU卡位的PCIe互联验证DPU、CXL互联SoC的通道兼容性调试SSD控制器对主控平台的全速通道稳定性测试高速Backplane/Retimer链路等物理层健康性捕捉写在最后：用事实赢得顶级客户信任NVIDIA的选型，并不是一个偶然。它背后，是SerialTek团队在PCIe协议栈调试领域十余年的技术积淀，是对PAM4、FLIT、x16同步、LTSSM切换等细节近乎苛刻的掌控力。这不仅代表了SerialTek产品的成熟度，也标志着：在PCIe 6.0 x16全链路调试这个核心领域，SerialTek 已被顶级客户验证为当前“最好”的方案。如您正在开发PCIe 6.0平台，欢迎联系我们：预约现场演示或远程抓取分析获取NVIDIA选型版本的完整参数包申请评估机或POC联合测试后台留言 / 联系我们技术顾问，即可开始属于你的SerialTek调试体验。欢迎留言，后台私信我们，或者直接添加本文底部的联系方式，我们将安排工程师为您提供支持。更多关于PCIe Gen6的测试工具和技术，请下载我们2025/4/23最新更新的白皮书12.2版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.2》。本视频演示的产品请参考章节2。下载链接：链接: https://pan.baidu.com/s/1yHkvnrrWhAiZNxt9CQ4cfA?pwd=n66k 提取码: n66k如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

SerialTek PCIe 6.0 x16 协议分析仪：目前业内唯一能够稳定捕获Clean x16流量的解决方案 今年上半年我们通过一段约一分钟的内部测试视频，清晰地展示了SerialTek公司的PCIe 6.0 x16协议分析仪对完整16个通道（x16）PCIe 6.0信号流量的无损抓取过程。视频画面中SerialTek Gen6协议分析仪稳定、无误码、无Link Recovery事件的抓取效果，已足以让熟悉高速IO调试的工程师为之一振。 这不仅是对SerialTek协议分析能力的一次实力验证，更是在当前行业“万马齐喑”之下，为PCIe 6.0调试工程师带来的少有曙光。尽管多个厂家号称支持PCIe 6.0 x16，但是实际上在当前这个时间结点：SerialTek目前是业内唯一能够在PCIe 6.0 x16全速场景下，稳定抓取clean traffic的协议分析仪厂商。 PCIe 6.0 协议调试的三大难点 自2021年底PCIe 6.0规范正式发布以来，围绕其调试与分析的挑战，业界已有充分共识。进入2024年，这些挑战尤其体现在以下几个方面： PAM4编码带来的容错门槛骤升 与PCIe 5.0的NRZ（非归零）不同，PCIe 6.0转向PAM4（4电平脉冲振幅调制），在数据速率翻倍的同时，也显著降低了信号眼图宽度，对链路质量提出了更严苛要求。 FLIT模式带来的协议语义变化 PCIe 6.0采用了固定长度的FLIT（Flow Control Unit）传输结构，相较前代的TLP传输方式，这对协议解析工具的适配能力提出了新挑战。 x16宽带链路的物理层同步难题 抓取单个lane（x1或x4）尚可，但要实现x16全通道无丢包同步捕获，不仅要求分析仪具备极高的带宽性能，还必须在触发精度、解码逻辑和数据缓存系统架构上做到极致。 SerialTek 成为行业破局者的背后逻辑 在过去一年中，多个厂商尝试对PCIe 6.0信号进行分析，但普遍存在以下局限： 抓取不稳定，频繁发生信号锁失（loss of lock）； 分析仪误报Link Recovery，或错误解码FLIT； 无法完整同步捕获x16全通道流量，甚至只能选择性采样。 而SerialTek在这段实测视频中呈现出的表现，不仅完美实现了x16 full bandwidth数据流的同步无误抓取，并且在无任何链路恢复（Link Recovery）与错误插入（Error Injection）的前提下成功完成分析，这意味着： 链路质量没有被分析仪“拉崩”， SerialTek系统具备优秀的前端模拟匹配能力； 协议解析极其精准， 已完整适配PCIe 6.0 FLIT结构； 缓存与采集架构充裕， 能以高精度捕获和重组全部数据流。 PCIe SIG官方Workshop也在印证行业现状 根据PCI-SIG官方披露，过去三次PCIe 6.X Preliminary FYI Workshop（2024年6月、2024年10月、2025年3月）中，实际参测平台和厂商表现仍处于探索期： 大多数厂商只能实现x4或x8宽度的稳定测试； 极少数厂商能够完成x16的高带宽FLIT数据测试； 很多测试用例依旧依赖对PHY层的改造与调谐； PCIe 6.1的更进一步演进（如Latency Tolerance Reporting）尚未被大范围验证。 这从一个侧面说明：目前业界对PCIe 6.0 x16的全面调试和协议验证仍存在“天花板”。 SerialTek的产品在此背景下能够实现完整x16信道的clean traffic捕获，显然是跳脱行业平均水平的技术标杆。 面向下一代平台测试的优选利器 在AI/HPC服务器平台日益普及的背景下，PCIe 6.0已成为下一代GPU直连、加速卡互联、存储接入的核心高速通道。伴随服务器厂商在2025年陆续推出支持PCIe 6.0的主板与扩展平台，如何验证系统稳定性，将成为产品交付前的关键瓶颈。 而SerialTek的PCIe 6.0分析仪，已经在多个合作客户（包括北美一线GPU厂商Nvidia、存储控制器芯片厂商）中实现小批量部署与联合调试验证，为系统稳定性测试提供了坚实支撑。 视频总结 我们诚挚推荐业内工程师关注并尝试使用SerialTek的PCIe 6.0协议分析仪，尤其在面对x16全带宽的系统测试需求时，这是目前业内极少数甚至唯一经实际验证可实现clean x16 traffic抓取的解决方案。 对于追求零误码、全带宽、PAM4兼容、FLIT结构解析完整支持的研发团队而言，SerialTek，或许就是您目前唯一能选择的“保险方案”。 如需了解更多产品详情、预约演示视频，欢迎私信或联系我们技术团队。 📄 如果您想： - 预约演示视频； - 安排现场或远程抓取验证； - 获取产品规格书与测试案例； 欢迎留言，后台私信我们，或者直接添加本文底部的联系方式，我们将安排工程师为您提供支持。 更多关于PCIe Gen6的测试工具和技术，请下载我们2025/4/23最新更新的白皮书12.2版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.2》。本视频演示的产品请参考章节2。 下载链接： 链接: https://pan.baidu.com/s/1yHkvnrrWhAiZNxt9CQ4cfA?pwd=n66k 提取码: n66k 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

我们之前的文章介绍过SerialCables 公司的PCIe 6.0的各种Gen6转接卡，可以参考“PCIe 6.0实验室搭建环境的各色产品来了！”等，由于PCIe 6.0 SSD的主要接口未来是EDSFF，例如E3.S, E1.S等，所以其中的E3.S/AIC或者E1.S/AIC转接在Gen6 SSD以及Gen6 CXL 内存扩展卡的早期实验室验证阶段非常广泛使用，该转接卡的SI信号质量非常好，插损非常低，国际上各大公司从前年底都在使用。 那么，如果早期客户想在将PCIe 6.0 EDSFF SSD，如E3.S SSD转接到插卡插入服务器、工作站进行测试的时候量测它的功耗以及sideband边带信号该怎么办呢？我们今天拍摄的视频就是为了该目的进行的手把手展示。 我们花费2个小时拍摄了本期视频并处理添加了中文字幕供大家参考,参见下面的视频，如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！如果你觉得这篇文章对你有帮助，也希望帮助到更多人，欢迎分享到朋友圈或者与朋友讨论！ 下面是该视频 - PCIe Gen6 E3.S 转接卡与PAM系统联合演示的文字总结 一、演示目标 本演示旨在展示如何将 Quarch公司研发的实现了PAM (Power Analysis Module)的Mezzanine 卡（类似于PAM接口治具fixture功能）安装到 SerialCables公司的PCIe Gen6 E3.S/AIC 转接卡上，并通过集成的 Quarch PAM 功能实现对功耗与sideband信号的实时监控，我们通过验证测试主机是否能正常识别与读取 Micron E3.S 固态硬盘来展示。 二、硬件结构说明 1. Mezzanine 卡安装 Mezzanine 卡包含一个白色和两个黑色连接器。 安装步骤： 与转接卡上对应的三个接口及一个螺丝孔对齐； 插入连接器； 反面使用螺丝固定完成安装。 2. PCIe Gen6 转接卡 型号：SerialCables Gen6 AIC 到 EDSFF 接口转接卡； 支持 CXL x8； 板上安装 Micron E3.S固态硬盘进行测试； 集成 Quarch 的 PAM 功能（Power Analysis Module）： 可测量电压、电流、功耗； 支持差分信号检测； 边带信号监控。 三、连接方式 1. 设备间连接 Mezzanine 卡通过 USB 接口连接至 PAM 控制器； PAM 控制器通过 USB 线连接至管理用电脑。 2. 软件界面说明 管理电脑运行 PAM 控制软件； 软件左上角识别接入的转接卡型号； 实时显示电压、电流、功耗与边带信号等数据。 四、实际测试流程 1. 上电检测 为主机上电； 硬件状态： 转接卡与 Mezzanine 卡的指示灯亮起为绿色，表示正常工作； 监控数据显示 12V 电流为 1.12A，电压稳定。 2. 系统识别 主机登入系统； 通过 lspci 等命令查看设备连接状态； 确认系统在     01:00.0 位置识别到 Micron 固态硬盘，说明设备连接与识别成功。 五、结论 此次演示顺利完成： 硬件安装简便； Mezzanine 卡与主转接卡配合良好； PAM 模块实现了高精度的功耗与信号监控； 系统成功识别并读取 Micron E3.S 硬盘，验证了整体链路的兼容性与稳定性。 更多关于PCIe Gen6的测试工具和技术，请下载我们2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。本视频演示的产品请参考章节5.1。 下载链接 (或者点击下面的二维码直接下载）： 链接: https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

有几周时间没有写点东西了。今天我们简单聊一下前两周在硅谷举行的PCIe 6.0业界的PCI SIG开发者大会。 2025年PCI-SIG开发者大会（PCI-SIG Developers Conference 2025）于2025年6月11-12日重返Santa Clara Convention Center， PCI-SIG社区的成员，包括系统架构师、设计师、工程师和工程经理，均出席了此次盛会。我们的重量级合作伙伴SerialTek, Quarch, SerialCables, SanBlaze等PCIe 6.0/CXL3.0协议诊断、分析、测试的工具厂商也都悉数参加。 我们的合作伙伴非常高兴地展示了 Serial Cables 全新 PCIe Gen6  HIB (Host Interface Board)，也叫Host Card或者Switch卡的实际应用，它能够以 PCIe Gen6 速度运行完整的 x16 流量，并搭配 SerialTek 最新的分析仪抓取Gen6 x16协议流量。这套设备彰显了SerialTek, SerialCables等公司致力于在PCIe 6.0和CXL 3.x完整平台广泛普及之前，为下一代系统提供早期验证和测试的承诺。当性能和可视性至关重要时，从线缆到分析仪，每一层都至关重要，错过这次Dev Con开发者大会的的朋友也可以根据本文底部的信息联系我们观看SerialTek PCIe Gen6/CXL 协议分析仪 + 训练器 + CTS兼容性测试丰富功能的演示。 关于该Serial Cables 公司PCIe Gen6 x16 Host Card的演示，我们几周前做了多个视频演示，包括1）两张卡对接；2) 两张卡中间串接Qurach Gen6 x16故障注入卡；3）两张卡之间串接SerialCables公司的0.3米Gen6 x16插槽延长线。感兴趣的朋友也可以在Saniffer公众号查询关键词查看。 下面的环境搭建为：两张Gen6 x16 switch卡串接在一起协商成Gen6 x16链路，中间串接了SerialTek公司的Gen6 x16 slot interposer（又叫CEM，或者AIC interposer)。 下面的视频是SerialTek Gen6 x16 analyzer在上述的环境中捕获Gen6 x16流量的视频。 如需该Switch卡技术规格文档或测试配置手册，可联系本文底部的相关技术支持团队获取详细资料。 更多关于PCIe Gen6的测试工具和技术，请下载我们2025/4/23最新更新的白皮书12.2版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.2》。本视频演示的产品请参考章节5.1。 下载链接： 链接: https://pan.baidu.com/s/1yHkvnrrWhAiZNxt9CQ4cfA?pwd=n66k 提取码: n66k 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。    

我们之前介绍的PCIe 6.0 host card（也叫switch card)可以作为RC端（类似于PCIe 6.0 CPU端）可以最多连接 8  + 1 = 9块 PCIe 6.0 Single Port NVMe SSD (x4 SSD)。当然，如果连接dual port PCIe 6.0 x2 SSD，那么最多可以连接 8*2 + 1 = 17块。今天下面的视频就通过PCIe 6.0 MCIO x8 转接 2* EDSFF cable连接两块盘简单介绍一下。 下面是针对上述视频的简单总结，方便直接阅读。 PCIe Gen6 Switch卡多设备测试演示文字总结 一、背景介绍 在此前的视频中，团队已经发布了多期关于PCIe Gen6 Switch卡的介绍。本期视频则聚焦于该Switch卡在同时连接多个设备进行测试方面的实际演示，旨在展示其提升测试效率的关键优势。 二、硬件结构介绍 1. Switch卡的基本组成 主通道接口： 下部配备一个 PCIe Gen6 x16 金手指 上部配备一个 PCIe Gen6 x16 插槽，用于连接相应速率的板卡 侧边接口： 左右各配有 两个 MCIO Gen6 x8 接口 管理接口： 上方为常用的 MCU接口 下方为进入芯片内部的接口（需签署保密协议，一般用户不可用） 左上角两个接口，其中： 供电接口： 位于右下角，支持 ATX四芯供电电源 2. 连接示意与说明 使用 Y型Cable： 公头为 PCIe Gen6 x8 分为两个母头：EDSFF Gen6 x4 本次演示连接了两张 戴尔EMC的Gen5 x4 EDSFF盘（其中一块故障，实际运行为x2） 3. 电源连接 每个EDSFF接口配备 独立SATA供电线，需手动连接以供电。 三、测试环境搭建 1. Host端设备 使用一台 普通PC 作为主机。 2. 建链状态与灯光指示 蓝灯状态说明： 金手指与Host的建链状态 MCIO接口当前速率 指示灯闪烁速度与协议代数关系： 闪得越快，协议速率越高 慢速闪烁 → Gen1；中速 → Gen2 / Gen3；快速 → Gen5 四、跳线模式设置 1. 灵活配置能力 Switch卡支持灵活跳线设置，可进行： MCIO x8 → 2x4、4x2 PCIe 2x8 → 1x16 2. 本次演示跳线设置 使用 mode 2 模式以支持两个 x4 的硬盘 跳线位置连接至第三个跳线点（板上位置） 五、实际运行与测试验证 1. show port命令输出 顶部插槽无设备，显示为空 左侧 MCIO x8 接口识别为： port 112 → Gen5 ×4 port 136 → Gen5 ×2 与实际物理连接情况一致 2. 结果说明 验证显示： Switch卡能够正确识别并分配带宽 能够同时支持多个设备的稳定运行 支持多路并行测试，提高了整体测试效率 六、总结与价值 本次演示全面验证了PCIe Gen6 Switch卡的核心优势： 高灵活性：可自由配置通道模式以适配多种设备 高兼容性：支持Gen6、Gen5等不同速率设备 高效率：实现一台Host测试多个Device，节省测试时间与资源 该方案非常适合用于大规模SSD验证、高速互联验证以及PCIe多端口系统开发调试等应用场景。 如需该Switch卡技术规格文档或测试配置手册，可联系本文底部的相关技术支持团队获取详细资料。 更多关于PCIe Gen6的测试工具和技术，请下载我们2025/4/23最新更新的白皮书12.2版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.2》。本视频演示的产品请参考章节5.1。 下载链接： 链接: https://pan.baidu.com/s/1yHkvnrrWhAiZNxt9CQ4cfA?pwd=n66k 提取码: n66k 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。