尽管CXL目前业内最感兴趣的还是构建大内存池，即type 3内存扩展卡，但是国内SSD厂商从2023年初陆续有一些公司研发一些产品原型，希望藉由CXL协议开发出一些有创新的、差异化的NVMe SSD产品。 本文底部的高清视频介绍了基于CXL（Compute Express Link）实现将NVMe SSD作为工作内存从而达到扩展系统内存的技术背景、优势、实现方式以及未来的改进方向。 1.背景与需求 内存瓶颈问题：现代计算系统面临内存容量不足的挑战，尤其在大数据和高性能计算应用中。 解决方案：通过将存储（如SSD）作为工作内存来扩展容量，利用闪存的高容量和非易失性特点。 2. CXL的优势 对比传统PCIe： PCIe由于设计上的局限性（如缓存一致性不足、较低带宽），难以高效支持内存扩展。 CXL通过子协议（CXL.io、CXL.cache和CXL.mem）实现了更高效的内存管理和缓存一致性。 内存请求可缓存于CPU片上缓存，仅在缓存未命中时访问底层存储，显著降低延迟。   3. CXL类型与适用性 设备类型： Type 1：为无设备端内存的加速器设计。 Type 2：支持CXL.io、CXL.cache和CXL.mem，但缓存一致性管理负担较重。 Type 3：仅支持CXL.io和CXL.mem，无需缓存一致性管理，适合存储内存扩展。 选择理由：Type 3由于其简单设计和高效性，被认为更适合CXL存储内存扩展器。   4.性能评估 测试结果： 在硬件原型测试中，CXL在缓存命中情况下的性能远优于PCIe。 最坏情况下的延迟仍不及DRAM，但对于大多数高局部性工作负载，CXL的容量和性能平衡具有优势。   5.多主机和存储池化 横向扩展：通过CXL交换机连接多个存储设备和主机，实现大规模扩展。 资源分配优化：使用多逻辑设备(MLD)技术，将存储资源精细划分以支持多主机共享，提高利用率。   6.提高性能的建议 提示机制：允许用户通过指令向存储设备发送提示（如延迟要求或缓冲策略），优化任务调度。 虚拟层次结构：为每个主机与存储设备之间构建唯一路由路径，确保资源高效分配。   7.挑战与未来工作 挑战：CXL基于存储的内存扩展器仍面临诸多技术设计上的复杂性，例如如何更好地控制延迟和内部任务管理。 未来方向：进一步开发注释机制和交换机可扩展性，并优化存储资源的分解与利用。 总结来看，CXL为内存扩展提供了全新思路，其高性能、高容量的特性为解决现代计算瓶颈问题带来了广阔前景，但仍需进一步优化设计和扩展功能以满足多样化需求。 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。    

本文介绍一下在服务器中安装，配置，调试CXL memory expansion card的详细的过程，步骤和流程，注意事项，以及可能碰到的各种问题和解决方法，以及匹配的服务器所必需的前提条件。 安装、配置和调试CXL（Compute Express Link）内存扩展卡是一个复杂的过程，需要对硬件和软件环境进行精确配置，以确保性能和稳定性。以下是详细的步骤、注意事项以及可能遇到的问题和解决方法。 1. 预先准备 在安装CXL内存扩展卡之前，确保以下条件和设备到位： 兼容的服务器：您的服务器必须支持CXL 1.1或2.0规范，这需要在主板和CPU架构上支持CXL协议，例如最新的英特尔Xeon或AMD EPYC处理器。 固件和BIOS更新：将服务器的BIOS和固件升级到最新版本，以确保兼容性和功能支持。CXL支持通常在最新固件中提供。 操作系统支持：确保操作系统（如Linux内核版本）支持CXL协议。某些分布版本如RHEL、Ubuntu、SUSE等可能已经具备对CXL设备的支持。 所需工具：螺丝刀、电防静电腕带、操作手册。 2. 安装CXL内存扩展卡 步骤 关机并断电：在安装硬件之前，关闭服务器并断开所有电源连接，佩戴防静电腕带以避免静电损坏。 打开机箱：使用螺丝刀小心地拆开服务器机箱，找到合适的PCIe插槽。 插入CXL内存扩展卡：将CXL卡插入合适的PCIe插槽（通常为PCIe Gen5插槽，确保它们与主板兼容），用螺丝固定扩展卡。//* 像上述Samsung这类使用EDSFF接口的CXL内存扩展卡，需要使用SerialCables公司的Gen5 E3/AIC转接卡转接后才能插入标准 PCIe Gen5插槽。感兴趣可以下载参考《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver11.11》参考chapter 5.4.1.3和chapter 11.1.5。参见下图：   连接辅助电源（如有需要）：某些CXL内存扩展卡可能需要额外的电源连接，确保按照手册说明进行连接。 3. 配置BIOS设置 启动服务器并进入BIOS设置：在开机过程中，按下指定的键（如F2或Del）进入BIOS界面。 启用CXL支持：在BIOS设置中，找到“PCIe配置”或“CXL配置”选项，确保CXL功能被启用。如果支持内存映射，需要根据具体需求进行配置。 调整内存配置：根据CXL内存的特性，可以配置内存的用途，如用于内存扩展、缓存等。 保存并退出：保存BIOS设置并重启服务器。 4. 操作系统配置 安装必要的驱动程序：某些CXL设备可能需要特定的驱动程序。使用服务器厂商或CXL卡厂商提供的软件安装包，完成驱动程序安装。 确认内存识别：使用lspci或dmesg等命令检查CXL设备是否被正确识别。例如： lspci | grep CXL dmesg | grep CXL 调整内存管理：配置系统内存管理，使操作系统能够正确识别和利用CXL内存扩展卡。例如，调整内存分区、虚拟内存映射等。 5. 调试和优化 监控内存性能：使用内存监控工具（如free -m、top或专用的内存监控软件）检查CXL内存的使用情况，观察是否有性能瓶颈或异常情况。 测试负载：运行高内存占用的负载测试，观察系统稳定性和性能表现。如果发现问题，可以调整BIOS设置或内存管理配置。 6. 注意事项 CXL版本兼容性：确保所有组件支持相同的CXL版本，否则可能无法正常通信。 散热问题：高性能内存扩展卡可能会产生大量热量，必须提供足够的散热措施，如增加风扇或调整气流设计。 电源要求：一些高功率CXL卡可能会增加系统功耗，确保电源单元（PSU）足够强大。 7. 常见问题及解决方法 CXL卡无法识别： 检查BIOS中CXL功能是否启用，更新BIOS和固件。 确认PCIe插槽是否工作正常，尝试换一个插槽安装。 性能不佳或系统不稳定： 调整BIOS设置，优化内存时序或禁用不必要的选项。 检查是否有冲突的驱动程序，重新安装或更新。 设备无法加载驱动： 查看内核日志（使用dmesg）以获取详细错误信息，更新操作系统或使用不同内核版本。 温度过高： 增加额外的散热措施，定期清理灰尘以保持良好气流。 通过这些步骤，您可以成功安装和调试CXL内存扩展卡，并将其用于内存密集型工作负载，以提高服务器的性能和内存容量。 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。  

我们的公众号里面很多都是从事SSD等相关闪存产品的工程师，我们今天就来看看SSD控制器从设计一直到封装测试的简单过程分析，同时也通过文章底部的一个视频来了解一下通用的ASIC从设计一直到封装成芯片的全过程，参见下图所示。 首先，我们来看一下SSD控制器。SSD控制器，或者称为SSD主控芯片，它作为一种特殊的ASIC芯片，其设计、流片、封装和测试一般包括以下主要过程： 1.设计阶段： 需求分析与规格制定：根据存储性能、接口协议（如NVMe或SATA）和数据保护机制等要求，制定详细的规格。 架构设计：规划数据路径、缓存管理、纠错码（ECC）处理等关键模块。 RTL设计与验证：编写RTL代码并进行功能验证，确保控制器能正确管理数据读写和接口操作。 综合与门级仿真：将RTL代码转化为门级网表，并进行仿真验证，确保逻辑正确性。 2.流片阶段（制造）：  版图设计：根据物理设计规则布置芯片单元，并进行时钟树综合与布线。  物理验证：执行DRC、LVS和电气规则检查，确保版图符合制造要求。  GDSII文件生成：将设计转换为GDSII格式，并交给代工厂进行晶圆制造。 3.封装阶段：  芯片封装：选择合适的封装形式，如BGA（球栅阵列），以提高散热和信号完整性。  封装验证：检测封装质量，确保无裂纹、短路等物理缺陷。 4.测试阶段：  功能测试：验证控制器的各项功能，如读写性能、数据传输协议、ECC校验等。  性能和可靠性测试：进行压力测试和寿命预测，评估在高温、长时间运行等极端条件下的稳定性。  量产测试：批量测试筛选不合格芯片，确保量产的一致性和高品质。 这个流程涵盖了SSD控制器芯片从设计到上市的关键环节，强调高性能、高可靠性和大规模制造的需求。 那么，一般的ASIC芯片设计的流程是怎样的呢？这对于从来没有设计过ASIC芯片的工程师通常是很陌生的，下面我们通过一个简明易懂的ASIC设计流程的视频概述介绍从RTL（寄存器传输级）到GDSII的整个过程： 1.规格制定：设计流程从客户提供详细的芯片规格开始。这些规格描述了芯片的功能和具体需求，为接下来的设计工作提供指导。 2.架构设计：工程师根据规格设计芯片的架构，定义芯片的整体功能和布局，并有时深入到微架构层面。 3.RTL设计：工程师使用硬件描述语言（如Verilog或VHDL）编写RTL代码，具体描述芯片的行为和功能。 4.功能验证：验证设计是否实现了规格中要求的功能。可以使用模拟、功能仿真和形式验证来确保设计的正确性。 5.综合：将RTL代码转换成门级网表，这一过程将代码从文本形式转化为硬件实现形式。 6.逻辑等效性检查：确认综合生成的门级网表与原始RTL代码在逻辑功能上是一致的。 7.门级仿真：对门级网表进行仿真，确保综合后的设计仍然符合功能要求。 8.DFT（可测试性设计）：在芯片中加入专用测试结构，以便在制造后进行有效的芯片测试。 9.分区与平面规划：将芯片设计分成不同区域，并进行布局规划，比如定义各个模块（如处理器、内存等）的位置。 10.时钟树综合：布置时钟网络，确保所有触发器能够同步工作，并进行时序分析以验证时钟分布的准确性。 11.布线：将所有标准单元用导线连接起来，完成整个芯片的布线。 12.静态时序分析（STA）：在布线完成后，进行时序分析，确保设计满足时序要求，分为布局前和布局后分析。 13.物理验证：执行DRC（设计规则检查）、LVS（布局与原理图一致性检查）和ERC（电气规则检查），确保设计符合代工厂的制造标准。 14.GDSII生成：将设计转换为GDSII格式文件，包含层次化的芯片制造信息，并发送给代工厂进行芯片制造。 15.制造与封装测试：芯片制造完成后，进行封装和功能测试，确保芯片符合设计规范。 16.产品上市：最后，经过所有测试和验证的芯片会进入市场，应用于各种电子设备中，如智能手机和笔记本电脑。 希望这个总结帮助你更好地理解ASIC设计流程！ 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。  

继上周四发表了“Rayban Meta AI眼镜高清拆解 - Biwin和飞毛腿都这么牛了！”以来，有些朋友陆续咨询了下面几个问题： 1. 拆解视频中有些地方不是很清楚，例如无法看到镜腿的弯折处的数据线缆到底是如何从镜腿连接到镜框的。下面的视频提供了另外一个工程师的拆解维度，让你可以看到更多拆解细节，包括镜腿连接到镜框的数据线的连接。 2. 如何测试业内这些LPDDR5/5X，eMMC, UFS，ePOP（LPDDR4X + eMMC), eMCP（LPDDR4X + eMMC)，uMCP（LPDDR4X + UFS2.0）等嵌入式存储器件。 LPDDR5/5X是独立的DRAM器件，eMMC和UFS是独立的存储器件。目前市面上的嵌入式封装的ePOP和eMCP还是以LPDDR4X + eMMC，但是2025年大部分产品会转到LPDDR5+eMMC。uMCP目前还是以LPDDR4X + UFS2.0为主，后面也会逐步升级到LPDDR5/5X + UFS3.0为主。 注意：LPDDR5X是一种新型的低功耗双通道内存，是LPDDR5的升级版。LPDDR5X的传输速率较LPDDR5更高，达到了8533Mbps，是LPDDR4X的两倍，是LPDDR5（6400Mbps)的1.33倍。这意味着LPDDR5X可以在更短的时间内完成更多的数据传输，从而提高手机的运行速度和响应能力。后面的上网笔记本等应用都会采用LPDDR5X将更省电。 在探讨如何测试eMCP（LPDDR4X + eMMC)，uMCP（LPDDR4X + UFS2.0）等嵌入式存储器件之前，我们先看看uMCP和ePOP和eMCP这些封装技术的区别和应用场景差异。 uMCP（unified Multi-Chip Package）是一种存储封装技术，将DRAM（动态随机存取存储器）和NAND闪存集成到一个单一的封装中，通常用于移动设备，如智能手机和平板电脑。这种设计可以减少芯片的占用空间，降低功耗，并提升设备性能。 区别与应用场景 uMCP： 概念：uMCP集成了LPDDR DRAM和UFS NAND闪存，提供高效存储解决方案，适合需要大容量和高性能存储的移动设备。 应用场景：主要应用在中高端智能手机及其他需要处理大量数据的移动设备。uMCP利用UFS协议的高速优势，适合运行复杂的应用和多任务操作。 ePOP（embedded Package on Package）： 概念：ePOP是一种将DRAM、NAND闪存和处理器集成在一个多层堆叠封装中的技术。与uMCP不同，ePOP通常将存储器直接封装在处理器上方，进一步节省空间。 应用场景：常用于超轻薄设备，如旗舰智能手机和可穿戴设备。这种设计有效缩小设备体积，但相对而言对散热要求更高。 eMCP（embedded Multi-Chip Package）： 概念：eMCP集成了LPDDR DRAM和eMMC（嵌入式多媒体卡）NAND闪存。eMCP是一种较早的存储封装方式，通常不具备UFS协议的高效传输速度。 应用场景：主要应用在入门级和中端设备上，性能要求相对较低且成本控制更严格的产品。eMCP广泛用于预算较少的廉价智能手机和一些物联网设备。 三种封装技术对比总结 uMCP 适合高性能应用，强调存储速度和数据吞吐量，逐渐成为中高端设备的主流选择。 ePOP 更加专注于节省空间，适用于高端、小型化设备，尤其是需要密集集成的场景。 eMCP 是较为经济的存储解决方案，常见于对性能和存储速度需求不高的入门设备中。 注意：选择哪种封装技术通常取决于设备的性能需求、成本限制和体积要求。下面是一个典型的ePOP的功能block diagram和BGA接口图。 那么，针对这些不同封装的测试该如何处理呢? 限于篇幅，关于这部分的内容感兴趣的朋友可以免费下载《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver11.11》参考第9章节详细介绍，或者直接通过文章底部的二维码或者联系方式联系我们。这些验证平台支持的功能包括并且不限于支持下面的功能： 支持 UFS4.0、3.1/UFS2.1(可带 Socket)、EMMC 5.1(可带 Socket)； 支持LPDDR4X, 5/5X内存测试 支持各种封装方式，包括定制开发板，支持ePOP，eMCP，uMCP等，支持同时测试LPDDR4X/5X + eMMC或者UFS。 支持单独使用 UFS 或单独使用 eMMC 进行测试 支持从 eMMC 启动测试 UFS, 也可支持从 UFS 启动测试 eMMC . 支持 JTAG 调试接口、UART 串口调试 支持 UFS 功耗测试、EMMC 功耗测试（支持供电电压&电流测试） 支持 UFS 协议信号测试(CLK&TX&RX&RST) &EMMC 信号测试(CLK&CMD&DATA&RST) 可选 LCD 显示接口、CTP(触摸屏)接口等 支持 WIFI 功能 支持根据不同客户需求增加或删减功能接口，定制测试板。 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。  

WDC（西部数据） 将其业务分拆为HDD(Hard Disk Drive)和SSD(Solid State Drive)的决定可能源于多种战略考虑，感兴趣的朋友可以参考本文底部的简要分析，但是无论如何，HDD硬盘业务被独立出来独立运营，使得有些从来没有接触过硬盘的朋友想了解一下HDD的工作原理。相信下面的视频是给这些朋友的一个非常好的了解硬盘工作原理的素材。 Source: How do Hard Disk Drives Work，Branch Education，12/2022 以下是对该视频的一个简单总结，紧接着介绍了一下HDD和SSD在市场上的关系，最后简单分析了WDC（西部数据） 将其业务分拆为HDD和SSD的可能的几个原因： 1）视频内容介绍 1. 数据存储的紧凑性 硬盘驱动器（HDD）能够在极小的面积内存储大量数据，类似于将大量照片压缩到一个微小的墨点上。通过分析硬盘驱动器的内部构造和运作原理，我们可以了解其高效的数据存储方式。 2. 硬盘驱动器的组成部分 硬盘内部有一个或多个盘片，用于存储所有数据。盘片由铝镁合金制成，涂有磁性钴铬钽合金层，用于存储数据。磁盘通过一个无刷直流电机驱动，以每分钟7200转的速度旋转。磁头通过气流悬浮在盘片上，仅距离盘面15纳米。硬盘中的其他重要部件包括音圈电机、印刷电路板（PCB）、主处理器和用于数据缓冲的DRAM芯片，这些组件共同支持数据的读取与写入。 3. 数据写入与读取原理 硬盘驱动器将磁盘划分为同心圆轨道，并进一步细分为扇区。在写入过程中，写入头产生的磁场将钴铬钽层内的磁畴磁化，形成永久性数据存储。读取时，读取头检测磁场方向的变化，以此识别二进制信息，从而完成数据的读取。 4. 数据存储密度的提升 硬盘的存储密度显著提高，使得每平方英寸可以容纳超过1TB的数据。过去60年中，存储密度提高了5000多万倍，存储成本则降低了超过1亿倍，这使硬盘驱动器更加高效、快速和可靠。 5. 新型数据存储技术 a. 垂直磁记录技术（PMR） 该技术将磁畴方向改为垂直，从而缩小磁畴体积，提高数据存储密度。 b. 叠瓦式磁记录（SMR） SMR通过轨道部分重叠的方式增加存储密度，但需要额外的读写步骤，可能影响性能。 c. 热辅助磁记录（HAMR） HAMR使用聚焦激光加热磁畴区域，使磁化更容易，从而进一步减小磁畴的尺寸，提高存储密度。 硬盘驱动器通过多个精密的电子和机械部件协同工作，实现在小空间内存储大量数据，并且随着新技术的发展，硬盘的存储密度和效率将继续提升。 2）HDD/SSD的市场关系 在全球数据中心市场中，HDD (硬盘驱动器) 仍然占据重要地位，尤其是在大容量和高性价比的需求方面。尽管SSD (固态硬盘) 的性能远超HDD，且近年SSD的成本不断降低，但HDD仍然在冷数据存储、归档数据、备份和部分工作负载中具有竞争优势。 当前HDD的使用情况 冷存储和归档数据：HDD在存储大量冷数据（即访问频率低的数据）方面具备显著优势，特别是当数据规模超出PB (Petabyte) 级别时，HDD的总拥有成本（TCO）更低。大型数据中心普遍采用HDD来存储这些冷数据，以达到性价比最优化。 高容量需求：随着数据量持续爆炸式增长，HDD制造商不断创新并推出更高容量的硬盘（如20TB甚至更高的HDD）。这些超大容量的HDD能够在机架空间有限的情况下，满足不断增加的数据存储需求。 成本优势：与SSD相比，HDD的每TB存储成本显著更低。尽管SSD的单位成本逐年下降，但HDD在大规模部署时仍然拥有强大的成本优势。 HDD与SSD的市场关系 尽管SSD的价格逐年下降并逐渐侵占HDD市场，但HDD与SSD的关系并非简单的替代关系，而更多呈现出互补的趋势： 性能存储 vs. 容量存储：SSD主要用于对速度和响应时间要求较高的工作负载（如数据库、虚拟化、高性能计算），而HDD则继续主导需要大量存储空间的冷数据和归档数据。未来的数据中心很可能依赖SSD作为主要性能存储层，HDD作为主要容量存储层。 混合存储架构：部分数据中心采用混合存储架构，将SSD用于活跃数据的缓存或性能加速层，HDD用于主存储层。例如，数据库应用中可能采用SSD作为主存储，而日志和归档数据会存放于HDD。 HDD技术的进步：在面对SSD的挑战时，HDD技术也在进步，例如能源辅助磁记录（EAMR）、叠瓦式磁记录（SMR）和希捷的HAMR（热辅助磁记录）技术，这些进步使得HDD容量不断提升，且在存储密度和成本效益上依旧具备优势。 边缘和云数据中心的不同需求：SSD和HDD在边缘数据中心和云数据中心中的应用也不同。边缘数据中心通常空间受限，性能要求较高，更多依赖SSD，而云数据中心由于对容量的巨大需求，HDD依然是其核心存储介质之一。 HDD未来市场的展望 冷数据的持续需求：随着IoT设备、智能城市、无人驾驶等应用带来的数据洪流不断增加，冷数据存储需求预计会继续增长。HDD作为冷数据存储的主要选择，未来仍会保持需求。 成本因素：在数据中心的总拥有成本考虑下，HDD的低成本仍将吸引有大量数据存储需求的企业，特别是在经济压力较大的市场中，HDD的性价比优势将继续存在。 长期替代风险：尽管HDD在短期内仍具备成本和容量优势，但若SSD的价格进一步下降，或者出现其他更具性价比的存储技术，HDD在未来十年可能面临更大的市场挑战。 可持续性和环保趋势：越来越多数据中心关注环保和能源消耗。HDD在能耗方面相比SSD仍然较高，因此未来绿色存储需求可能推动数据中心更青睐SSD或其他节能存储介质。 未来，HDD在数据中心市场中将继续发挥重要作用，尤其是在冷数据和归档数据存储方面。然而，SSD因其性能和不断降低的成本，逐渐成为数据中心的性能存储首选。预计在未来的存储架构中，HDD和SSD将继续共存，形成互补关系；不过，随着SSD成本的持续下降，HDD市场将可能进一步缩小，主要集中在大容量、成本敏感的冷数据存储场景中。 3）WDC为什么分拆HDD和SSD业务？ WDC西部数据将其业务分拆为HDD和SSD的决定可能源于多种战略考虑： 1. 市场定位与专注 差异化业务模式：HDD和SSD市场的需求、客户群体和技术要求各不相同。通过分拆，WDC能够更加专注于各自业务的战略规划和市场营销，从而更有效地满足特定客户的需求。 提高灵活性：独立的业务单元可以更灵活地应对市场变化、竞争对手和技术进步，从而更好地调整产品线和投资策略。 2. 资源优化 集中资源：分拆后，WDC可以将资源集中于各自领域，优化研发、生产和供应链管理。比如，SSD部门可以专注于推动新技术和产品的创新，而HDD部门则可以专注于提升存储密度和成本效益。 资金配置：不同业务的资金需求和投资回报率可能不同，分拆可以让每个业务单元更独立地管理资金，便于更有效地配置资源。 3. 市场竞争压力 应对竞争：SSD市场的快速增长与技术革新使得WDC面临来自其他SSD制造商的激烈竞争。通过分拆，WDC能够更专注于SSD领域的技术研发和市场拓展，以应对竞争对手的压力。 战略合作：分拆后，HDD和SSD部门可以与其他公司形成战略合作伙伴关系，以便在各自市场中获得更多的竞争优势。 4. 财务透明度 提高透明度：分拆将使得投资者和市场能够更清晰地看到每个业务单元的财务表现，进而提升整体企业的财务透明度。这可能有助于提升投资者的信心和企业价值。 吸引投资：独立的公司可以吸引针对特定业务的投资者，从而有助于提高股价和资本市场表现。 5. 技术进步与趋势 应对技术变化：随着存储技术的迅速变化，SSD在性能和能效方面的持续提升，使得其市场前景广阔。通过分拆，WDC能够更加专注于这些技术进步，以更好地适应行业发展趋势。 6. 市场需求的变化 应对不同的市场需求：HDD和SSD的市场需求和应用场景有所不同。HDD主要用于冷存储和大容量需求，而SSD则在高性能和快速存取方面有优势。分拆有助于各个单元根据市场需求制定合适的战略。 总的来说，WDC的分拆决策反映了对市场动态、技术趋势和业务优化的深入考量，旨在通过更加灵活和专注的业务模式来增强市场竞争力和企业价值。 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。  

我2024年7月份购买了Meta和Rayban雷朋合作的第二代AI眼镜wayfarer，使用了一段时间后发现真的物超所值，怪不得AI眼镜分析师表示，截止2024年5月销量突破了100万台，截止到2024年9月10日销量已突破300万台。目前该眼镜可以完美解决我下面的需求，感兴趣的朋友欢迎交流实际体验： 随时随地拍照，录像，解放双手，眼睛看到什么地方就拍到什么地方。可以想象一下之前任何无法腾出手来拍摄的场景都可以随时拍照和拍录像，可以声音控制。支持防抖，1080P，效果非常不错，并且重量只有50g。这远比我前些年从Boston一些创新公司购买的拍照眼镜好太多了（无防抖，720P）。 充当蓝牙耳机功能，感觉比Apple的无线蓝牙耳机效果还好，可以接听电话，听歌，切换歌曲。 由于我们Saniffer公司提供针对eMMC, UFS和ePOP, eMCP等各种封装的LPDDR内存和闪存存储的测试工具（具体参见我们公众号之前发布的测试工具白皮书《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver11.11》），所以我在买了该眼镜后还特别关注了一下其内部的32GB存储技术，通过下面的高清拆解视频，我发现这个竟然是Biwin公司的eMCP封装的LPDDR+eMMC存储。同时，我也发现眼镜盒（充电盒）里面的电池也是中国产的，厂家为福建飞毛腿。 在下面的Ray-Ban Meta智能眼镜的拆解过程中，视频详细展示了拆解的各个步骤和所观察到的结构设计。以下是主要拆解过程的总结： 翻译素材援引：Intretech secrets of scale，linkedin.com/company/intretech，@intretechsos 一、拆解准备与初步观察 拆解从介绍这款Meta和Ray-Ban合作的智能眼镜开始，特别是Wayfarer款的黑色顶篷模型。首先，拆解人员观察了眼镜的外观，指出在组装过程中生成的分割线并不明显，Ray-Ban在确保无缝连接方面表现出色。接着，通过移除固定镜腿的螺丝，尝试进入眼镜臂内的结构。 二、镜腿的拆解 镜腿分离：镜腿由两个半部分通过胶水粘合，拆解人员用小刀分开这些部分，露出了内部的电子元件。 电子元件的结构：内部含有PCB主板、扬声器模块等组件，并支持空间音频功能。还发现了用于电磁兼容（EMC）屏蔽的地线结构。 连接与PCB设计：在主板上有ZIF连接器连接扬声器和摄像头模块，通过弹簧针与摄像头连接。主板还包含两个屏蔽罩和导热膏，用于散热。屏蔽罩内部有Snapdragon Gen1智能眼镜芯片及32GB存储空间。 三、左臂与右臂对比 左臂主要容纳了电池、扬声器和PCB，右臂则安装了主要的电池组件。拆解人员发现右臂的柔性PCB延伸至镜架内并包含天线，用于蓝牙和无线连接。内部采用CNC加工的金属部件和紧密的框架设计，确保了稳定的机械结构和电池的安全固定。 四、镜架与鼻托的拆解 在镜框内部，存在一个用于充电的柔性PCB连接器。麦克风位于鼻托一侧，拆解人员用工具切割框架，进一步观察到充电针触点连接。镜片部分采用塑料而非玻璃制作，减少成本并提高抗冲击性。 五、充电盒的拆解 充电盒内部的电池为3034mAh的圆柱形设计，并配有简单的插入式连接器以连接PCB。充电盒底部设有USB-C接口，主板通过微动开关进行充电状态指示。充电引脚位于柔性PCB上，确保眼镜在盒内时能够充电。 六、制造工艺与设计分析 拆解视频最后分析了眼镜的制造工艺。Ray-Ban采用无油漆的自行成型塑料，减少了掉漆和质量问题。主板的结构设计合理，特别是嵌件成型技术在各部件之间提供了可靠的连接。扬声器、摄像头和天线等关键电子元件的布局最大化利用了空间，并满足CE和FCC的电磁兼容要求。 七、结构和耐用性测试 视频中还测试了镜片和镜架的硬度，使用硬度计和划痕测试确定塑料和镜片的抗刮能力，镜片达到3H的防刮等级，超过普通太阳镜的2H。此外，视频还进行了一些细节设计的质量测试，确认眼镜的结构稳定性和制造精度。 视频总结 整个拆解展示了Ray-Ban Meta智能眼镜的精巧结构设计，智能组件的紧凑布局，以及框架的高质量制造工艺。拆解人员给出了8/10的制造设计评分，指出这是智能眼镜的巨大进步，并期待未来迭代中更小型化的设计和新的技术发展。 在Ray-Ban Meta智能眼镜的拆解过程中，我们上面提到的出现了部分中国产的部件，其中主要包括Biwin公司生产的存储器件和福建飞毛腿生产的充电盒电池。以下是对这些部件的分析和深入介绍： 一、Biwin公司的存储器件 1. 公司背景 Biwin（佰维）是一家总部位于深圳的中国存储解决方案提供商，主要生产NAND闪存相关产品，覆盖SSD、eMMC、UFS等存储器件，面向消费电子、工业、车载等多领域。其存储产品因具备高性价比、稳定性和较好的性能，在国际市场上有一定的影响力。 2. 存储器件的应用 在Ray-Ban Meta智能眼镜中，Biwin公司生产的存储器件被用于PCB主板中，与Snapdragon Gen1智能眼镜芯片相结合，提供32GB的存储空间。这个容量能够满足日常所需的存储需求，包括存储应用数据、音频文件及系统缓存等。 3. 技术特点 Biwin的存储产品以高耐久性和低功耗著称，适用于小型智能设备的长期使用需求。由于智能眼镜的空间有限，Biwin的存储芯片采用了较高的集成度和稳定性设计，能够在紧凑的电路结构中实现可靠的性能输出。此外，Biwin存储器件采用了多层PCB工艺，增加了散热能力，适应了智能眼镜在不同环境下的持续使用。 4. 市场前景 凭借在智能穿戴设备、物联网设备等小型电子产品的广泛应用前景，Biwin的存储器件未来在类似智能眼镜产品中的应用需求会进一步增长。随着Ray-Ban Meta智能眼镜逐步更新，Biwin在存储性能上的提升将进一步增强其在智能眼镜市场的竞争力。 二、福建飞毛腿的充电盒电池 1. 公司背景 福建飞毛腿（SCUD）是一家专注于锂电池研发和生产的中国企业，主要服务于手机、平板电脑、智能穿戴设备等移动设备市场。其电池以长续航、轻量化和稳定性著称，广泛出口到欧洲和北美市场。 2. 电池的应用 在此次拆解的Ray-Ban Meta智能眼镜充电盒中，福建飞毛腿生产了一款3034mAh的圆柱形锂电池。该电池通过飞线和插入式连接器连接至充电盒的主板PCB，支持智能眼镜的持续充电，确保眼镜在外出携带时有稳定的备用电源。 3. 技术特点 福建飞毛腿的锂电池采用了高能量密度的设计，同时注重热管理和安全防护。由于智能眼镜的充电盒设计相对封闭，内部空间较小，飞毛腿采用了轻薄的外壳设计和泡沫填充材料以增加电池的安全性。此外，该电池的电芯结构经过优化，以提高电池的放电稳定性和耐久性，从而适应智能穿戴设备较频繁的充电需求。 4. 未来发展 智能穿戴设备对电池续航和安全性能有着较高要求，而飞毛腿凭借其先进的电池制造技术，未来在智能穿戴市场中具有极大的应用前景。随着Ray-Ban Meta等智能眼镜产品升级，飞毛腿电池有望在保证能量密度的同时进一步提升安全防护水平，为未来智能眼镜续航能力提供技术支持。 总结 Biwin的存储器件和福建飞毛腿的电池分别从存储和电源两方面为Ray-Ban Meta智能眼镜提供了基础支撑。这些中国产的部件不仅具有较高的性价比，也展现出在智能穿戴设备领域的适用性和技术优势。未来，随着技术的进一步升级，Biwin和飞毛腿等中国公司有望在国际智能眼镜市场中扮演更为重要的角色。 科普小知识： ePOP 和 eMCP 是两种封装技术，主要用于集成多个芯片，以提高性能和降低空间占用。 ePOP (Embedded Package on Package): 缩写: ePOP。 介绍: ePOP 是一种将内存和逻辑芯片（如处理器）垂直堆叠在一起的封装技术。它通过在逻辑芯片上直接嵌入内存，减少了占用的空间，提高了数据传输速率，并改善了能效。ePOP 通常用于智能手机和平板电脑等需要高性能和小型化的设备中。 eMCP (Embedded Multi-Chip Package): 缩写: eMCP。 介绍: eMCP 是将多个不同类型的芯片（如 NAND 闪存和 DRAM）封装在一起的技术。它使得多个芯片可以在一个封装中共存，节省空间并降低制造成本。eMCP 广泛应用于移动设备，提供更高的存储和内存集成度。 这两种技术都旨在满足现代电子设备对小型化、高性能和低功耗的需求。 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。  

在当今中国大陆，随着电动汽车市场的迅猛发展，越来越多类型丰富的EV移动充电器和充电桩被广泛部署，为用户提供了便捷的充电体验。然而，要确保这些充电设备在实际使用中的可靠性和用户满意度，充电质量和效率的测试变得至关重要。无论是移动充电器还是固定充电桩，充电性能、能量传输稳定性以及过热保护等指标都会直接影响充电速度和电池寿命，进而关系到电动汽车的续航能力和驾驶安全。因此，系统性地测试充电设备的电流输出、效率损耗以及兼容性等关键指标，不仅有助于提高用户体验，也能确保电动汽车的长久稳定运行。 连接设置 电动汽车充电是一个复杂的过程。由于存在许多不同的车辆和充电器，我们预计会出现一系列兼容性问题和充电速度问题。 理解和解决问题需要数据，这就是三相 AC PAM（功率分析模块）的作用所在。三相 AC PAM（功率分析模块）在理解和解决这些问题方面起着至关重要的作用。该模块旨在收集和分析与三相交流电 (AC) 电源相关的数据，为电力系统的性能和效率提供有价值的见解。 Quarch公司的三相电源功率分析模块三相电源功率分析模块可以长时间捕获高分辨率交流电轨迹： 每秒 8,000 个样本 16、32 和 63 安培版本 即插即用设置 手动和全自动捕获选项 在这种情况下，我们使用了电动汽车现代汽车并将 AC PAM 与充电线串联。参见下图。 我们在这里使用的是 16Amp 版本的产品，它与充电器的额定值相匹配（连接到 16A、三相电源的evolt充电器） 这只需几秒钟即可设置，但我确实使用了绕过 PP/CP 的自定义方法，因为如果没有这个，电动汽车就无法与充电器通信。 笔记本电脑正在运行我们的捕获/可视化软件Quarch Power Studio   输出电压和电流 我们首先看到的是，充电器具有打开和关闭输出的能力；只有在与汽车通信并开始充电周期时，它才会输出电压。 我们还看到，电压施加于所有 3 个相上，但 EV 仅在第 1 相上接收电流。 进一步放大，我们可以看到电流波形非常好，并且添加“功率因数”通道使我们在充电期间的功率因数达到 99.4％。 有趣的是，充电器的交流波形并不完美。 存在明显的失真，并且始终可见，即使没有大量电流流过。需要进行额外测试来确认这是充电器的产物还是整个站点的交流电源都显示出相同的效果！ 开始充电周期 继续充电周期，让我们看看启动 棕色曲线是 RMS 电压，在充电开始时迅速上升，并保持稳定直到充电结束。不过，随着电流消耗的增加，我们确实看到电压略有下降（用黄色标注）。这刚好超过 6 伏特的下降。 黄色曲线是 RMS 电流。我们看到浪涌峰值达到 6.5A，随后经过几秒钟的延迟，然后才上升到 15.1 安培的充电电流，并在整个测试过程中保持稳定。 紫色轨迹是功率因数。开始时这是无效的，因为没有施加电压，但随着电流的增加，我们确实看到了一个有趣的步骤：   此时（绿色）电流轨迹一点也不干净，这可以解释功率因数较差 充电结束 电池已经充满电，因此充电循环仅持续约 20 分钟。充电结束时，充电器会在 32 秒内减慢充电速度：   电流波形为绿色，RMS 电流为黄色。我们可以看到它首先在 486 毫秒内从 14.9A 降至 8.2A。接下来，它以 150mA 的增量缓慢下降，直到达到 3.3A。然后它完全关闭。 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。