最近国外对中国禁售H20，国产GPU加速卡加速部署，其它较容易替代的一些产品包括网卡，NVMe SSD等也迎来了国产替代的机遇。下面是2025年4月中旬上海东方卫视新闻频道播放的新疆克拉玛依AI智算中心采用国产GPU的新闻。 不过，这也带来了服务器厂家在内部系统集成测试(SIT - System Integration Test)阶段，以及产品部署到数据中心机房后碰到各种稳定性的问题。下面的文章在去年写的AI训练/推理过程中碰到的典型问题如何分析和解决的基础上做了一些修订，仅供业内服务器厂家以及AI智算中心运维团队参考使用。 我们今天再举一些使用SerialTek公司PCIe协议分析仪解决大模型训练过程中使用的各种硬件，例如主机、网卡、GPU、AI加速卡，以及存储碰到的各种各样的问题的例子。 1.主机相关问题 例子1: CPU-GPU协同问题问题：在混合精度训练中，CPU-GPU协同效率低下。分析：使用PCIe分析仪监控CPU和GPU之间的数据传输。发现：CPU在处理FP32到FP16的转换时造成了PCIe总线的频繁小数据传输。解决：优化了数据转换算法，增加了批处理大小，减少了PCIe传输次数。结果：CPU-GPU协同效率提高30%，总体训练速度提升15%。 例子2: NUMA节点间通信问题问题：多插槽服务器在大模型训练时性能不及预期。分析：使用PCIe分析仪观察不同NUMA节点间的数据流动。发现：跨NUMA节点的PCIe通信造成了严重的延迟。解决：优化了NUMA亲和性设置，确保关键数据路径保持在同一NUMA节点内。结果：系统延迟降低20%，训练吞吐量提升约12%。 2.网卡相关问题 例子3: 分布式训练网络瓶颈问题：大规模分布式训练中，网络性能成为瓶颈。分析：使用PCIe分析仪检查高速网卡（如InfiniBand或100GbE）的PCIe行为。发现：网卡的PCIe配置不正确，运行在较低的链路速度上。解决：更新了网卡固件，正确配置了PCIe链路速度和宽度。结果：网络吞吐量提高40%，显著加快了分布式训练速度。 例子4: RDMA性能优化问题：使用RDMA进行节点间通信时，性能增益不明显。分析：PCIe分析仪显示RDMA操作导致了频繁的PCIe中断。发现：驱动程序配置不当，未充分利用PCIe中断调节功能。解决：优化了网卡驱动的中断合并设置，减少了PCIe总线负担。结果：RDMA通信延迟降低25%，分布式训练扩展性显著提高。 3.GPU相关问题 例子5: 多GPU系统PCIe带宽饱和问题：8-GPU系统中，扩展到更多GPU后性能提升不明显。分析：PCIe分析仪显示在所有GPU之间的全互联通信中，某些链路严重饱和。发现：PCIe拓扑结构不合理，导致某些GPU对之间的通信路径过长。解决：重新设计了PCIe交换机拓扑，优化了GPU放置策略。结果：GPU间通信带宽提高35%，8-GPU系统的训练速度提升20%。 例子6: GPU动态频率调节问题问题：长时间训练后，GPU性能逐渐下降。分析：PCIe分析仪结合GPU性能计数器，监控长时间训练过程。发现：由于功耗限制，GPU频率在高负载下逐渐降低，但PCIe通信未相应调整。解决：实现了动态PCIe链路状态管理，根据GPU频率实时调整PCIe链路状态。结果：在保持同等性能的情况下，系统功耗降低8%，热输出减少，GPU能够持续在高频率运行。 4.AI加速卡相关问题 例子7: AI加速卡与CPU内存同步问题问题：使用专用AI加速卡时，数据预处理阶段成为瓶颈。分析：PCIe分析仪显示加速卡与系统内存之间存在频繁的小数据传输。发现：加速卡的DMA引擎配置不当，未充分利用PCIe批量传输能力。解决：优化了加速卡驱动程序，改进了DMA策略，增加了传输批量大小。结果：预处理阶段性能提升40%，总训练时间减少15%。 例子8: 异构计算负载均衡问题：在GPU和AI加速卡混合系统中，负载分配不均。分析：使用PCIe分析仪监控不同类型设备的数据传输模式。发现：工作负载调度算法未考虑设备间的PCIe带宽差异。解决：实现了感知PCIe拓扑的动态负载均衡算法。结果：系统整体计算效率提高25%，充分发挥了异构硬件的优势。 5.存储系统相关问题 例子9: NVMe SSD队列深度优化问题：使用高速NVMe SSD阵列时，读取性能波动大。分析：PCIe分析仪显示SSD控制器的命令队列经常出现饱和。发现：默认的NVMe驱动队列深度设置不适合大模型训练的I/O模式。解决：增加了NVMe命令队列深度，优化了I/O调度算法。结果：存储系统IOPS提高30%，读取延迟降低20%，数据加载更加稳定。 例子10: 分布式文件系统PCIe优化问题：使用分布式文件系统（如Ceph）时，元数据操作成为瓶颈。分析：PCIe分析仪发现网络存储适配器处理小I/O请求效率低下。发现：网络存储适配器的中断处理机制导致大量的PCIe事务开销。解决：实现了中断合并和批处理机制，减少了PCIe事务次数。结果：元数据操作延迟降低50%，大规模数据集处理性能显著提升。 这些例子展示了PCIe分析仪在解决大模型训练中各种复杂硬件问题时的重要性。通过深入分析PCIe层面的行为，工程师能够识别出许多传统监控工具难以发现的性能瓶颈和兼容性问题。这不仅帮助优化了现有系统的性能，还为未来硬件设计和系统架构提供了宝贵的洞察。 在大语言模型等AI前沿领域，硬件性能往往被推到极限，PCIe作为关键的互连技术，其优化对于充分发挥系统潜力至关重要。PCIe分析仪等专业工具在这个过程中发挥着不可替代的作用，帮助研究人员和工程师构建更高效、更可靠的AI训练基础设施。 更多这方面的问题分析，请下载我们2025/4/23最新更新的白皮书12.2版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.2》。参考随后一个章节Chapter 17。 下载链接： 链接: https://pan.baidu.com/s/1yHkvnrrWhAiZNxt9CQ4cfA?pwd=n66k 提取码: n66k 请点击打开上面的图片，参考左边的目录页，Chapter 17列出了各种AI碰到的各种问题以及解决办法。 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。    

PCI SIG第三次关于PCIe 6.0的小规模测试过去快一个月了，本次测试由SerialTek作为host，使用了SerialTek公司的PCIe 6.0 x16协议分析仪analyzer、训练器tester和Pre-FYI Gen6兼容性测试软件。下面是针对本次的Gen6小规模测试的一个简单英文说明。   The PCIe 6.x Preliminary FYI Workshop, hosted by Serialtek, is scheduled for March 24-28, 2025, in South San Francisco. This workshop is a pre-FYI event focused on the upcoming PCIe 6.x standard, providing attendees with an early look at its specifications and development.  前段时间一直没有腾出时间，今天我们简单总结一下。   PCIe 6.x Preliminary FYI Workshop 总结报告   主办单位：SerialTek时间地点：2025年3月24日至28日，美国加州南旧金山活动类型：Pre-FYI Workshop（非正式测试预演）标准版本：PCI Express 6.x（重点为 Gen 6.0 @ 64 GT/s）   一、基本概况   项目 数量 测试日程天数 4 天（Monday–Thursday） 参与厂商设备种类（匿名） 8 类不同设备 测试 TID（Test ID） 10 个独立 TID 测试单元 PCIe 6.0 相关测试条目 9 项明确为 Gen 6.0 @   64 GT/s     二、测试目标与核心关注点 本次 Workshop 以探索 PCIe 6.0 初步互通为主要目标，测试内容覆盖以下几个核心方向： ✅ PCIe 6.0 PHY 层链接训练（Link Training） ✅ Equalization（EQ）协商行为与稳定性 ✅ Device 与 Root Complex 间的 ACK/TLP 处理正确性 ✅ 支持 G5→G6 转换机制的状态迁移验证 ✅ 初步验证 Retimer / Switch / Compute Devices / Accelerator / SSD 控件设备等     三、主要发现与典型问题总结 ✅ 正常工作的案例 多个 x16 Accelerator 设备成功在 64 GT/s速率下完成链路建立； 某些设备的 EQ 测试在单独测试通道时表现良好； 部分设备能够自动协商 G5 → G6，进入目标状态。 ⚠️ 发现的问题类别   问题类型 示例说明 Link Training 不完整 / 中断 如“Link only trains to Gen5 or Gen1 under cold boot” ACK/TLP 不响应 如“NFM not working – Acks TLP but does not complete” EQ 跨通道失败 EQ 个别通道成功，合并多通道后失败 PLL未锁 / 不稳定 某些控制器在 Gen6 上频繁掉链或 PLL unlock 设备策略错误 “Device prefers G6 via G5 step”，可能导致性能回退或训练冗余 这些问题多数集中在 多通道 EQ 协调、链路稳定性、初期协议状态机实现差异，与 PCIe 6.x 的高数据速率和 PAM4 调制技术密切相关。   四、参与设备类型（匿名归类） x16 compute-only accelerator（多次出现） 控制器类 SoC Storage 控制器（可能为 SSD 或 RAID 控件） Root Complex 模拟器 Retimer/Switch 类型芯片（未显式出现但评论中提及）     五、组织与工具支持 测试平台由 SerialTek 提供主控/host侧接口； 使用自动化脚本与调试台记录测试窗口状态、TLP交互与链路训练日志； 未提及测试覆盖率或一致性等级，默认为 Pre-FYI 自愿测试性质。     六、结语与建议 本次 Workshop 成功完成了对 PCIe 6.x 多厂商设备的初步兼容性与链路特性探索，虽为非正式 FYI 测试，但结果显示出： 链路训练基本可达成 协议实现尚不一致 高频失效与 EQ 敏感度需重点优化 有对于PCI SIG前面两次PCI 6.0小规模测试总结感兴趣的朋友，可以下载我们4/12最新更新的白皮书12.1版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.1》，查找章节1.3。 下载链接： https://pan.baidu.com/s/1Ms4ys0dbt66-2HVhFuHbCQ?pwd=yvwg 提取码: yvwg 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。    

当今的工作站，笔记本电脑大量使用PCIe/NVMe SSD，主要接口为M.2 SSD；服务器和存储系统则使用企业级PCIe/NVMe SSD，接口主要为U.2和E3.S。但是很多人开机后看到NVMe SSD，其实并不理解从开机到看到这个SSD到底经历了哪些东西。今天我们就沿着时间轴顺序逐步深入到底层，从一颗典型的 PCIe/NVMe SSD 插在电脑主板上、系统加电那一刻起，逐周期、逐模块地解释它是如何一步一步走向“可读写”的工作状态。这既包括 电源、电路、协议链路初始化，也包括控制器、固件、文件系统可见性 等一整套复杂的协同过程。 🧠背景设定 SSD类型：PCIe Gen5 x4 接口，支持 NVMe 1.4 或最新的2.0/2.1协议 主控平台：ARM Cortex-R 系列 + NAND 控制器 + DRAM + PMIC 主板 BIOS 支持 NVMe 引导 🔌阶段一：硬件加电 + 物理层启动（0–100ms） 1.1 电源路径建立 系统加电，主板通过 PCIe 插槽给 SSD 提供： 12V 主电（经 SSD 内部降压供 SoC、NAND、DRAM） 3.3V 辅助电（供控制器/电源管理上电） SSD 内部 PMIC（电源管理 IC） 按顺序拉高电源轨，比如： Vcore (1.0V) → 控制器 CPU/PLL Vddq (1.2–1.8V) → DRAM Vcc (3.3V) → NAND 点击放大上面的SerialTek PCIe 5.0协议分析仪抓取的上电时序，包括12V, 3.3V, PERST#, CLKREQ#以及参考时钟REFCLK在时间上面的先后关系。 1.2 Controller Boot ROM 执行 SSD 控制器从 内部 BootROM启动，执行 固件加载流程： 启动 SPI NOR Flash或 ROM 固化代码 初始化 DRAM/NAND 接口（DDR PHY、ONFI/NV-DDR） 检查 NAND BBT（坏块表）、FTL 映射结构 1.3 PCIe PHY 链路训练 控制器的PCIe PHY 初始化：完成 Link  Training and Status State Machine (LTSSM) 链接状态变更（LTSSM 状态机）： Detect → Polling → Configuration → L0（Active） 协议链路建立后，PCIe Switch / Root Port 上检测到 新的Endpoint 设备，分配 Bus/Device/Function (BDF)地址 PCIe构建完整链路（如 Gen5 x4，32GT/s per lane） 🧬阶段二：枚举与 NVMe 初始化（100–500ms） 2.1 BIOS / UEFI 枚举 PCIe 设备 BIOS 扫描 PCIe 总线，读取 SSD 的 Configuration Space 识别设备为ClassCode = 01 08 02 (Mass Storage, Non-volatile      Memory) 如果支持 NVMe Boot，加载 UEFI NVMe Driver（或 Option ROM） 2.2 NVMe Admin Queue 建立 系统向 SSD 下发 Admin Queue 初始化命令： 创建 Submission / Completion 队列（SQ/CQ） 获取 Controller Identify 信息（如容量、队列数支持、命令集） SSD控制器在固件中分配 DRAM 地址，初始化 Admin Queue 元数据 2.3 Namespace 构建与启用 系统请求构建 namespace（NVMe 中一个命名空间即一块逻辑盘） 控制器对 NAND 做如下操作： 扫描块元信息、构建 L2P 映射表（Logical-to-Physical） 初始化 FTL（Flash Translation Layer） 如果使用 SLC Cache，配置好临时区域 确认 ready 后返回 Namespace ID + 可用大小 💽阶段三：OS 加载 + 文件系统挂载（500ms –2s） 3.1 操作系统加载 NVMe 驱动 Windows/Linux 加载 nvme 驱动模块 驱动通过 BAR0（Base Address Register）映射控制器的 MMIO 寄存器空间 3.2 OS 构建 IO 队列 OS设置多队列 IO（I/O Submission/Completion Queues） Linux常见 4/8/16 队列，对应 CPU 核心数 NVMe控制器分配 DRAM 缓冲区，映射 Host 地址空间 支持 MSI-X 中断，每个 Queue 可独立响应中断 → 高并发低延迟 3.3 扫描分区 + 文件系统识别 OS 读取 NVMe Namespace 的前几个 LBA： MBR / GPT → 分区表 ext4 / NTFS / APFS → 挂载文件系统 如果识别成功 → /dev/nvme0n1 或 C:\ 出现，用户可见 🧮阶段四：工作状态下的数据路径（Read/Write） 4.1 写入流程（例：NVMe Write Command） CPU → nvme_submit_io(): 填写 write 命令 + 数据地址 → SQ Entry → 控制器读 SQ Entry → DMA Host 数据到 DRAM → 写入 NAND（可能走 SLC 缓冲）→ CQ Entry 写入完成状态 → Host Poll CQ 或中断响应 控制器内部处理： L2P映射查找 → NAND 空块分配 ECC 编码（LDPC/BCH）→ NAND Page Program 元信息更新（Valid Bitmap、Mapping Table） 4.2 读取流程（例：NVMe Read Command） CPU → nvme_submit_io(): 填写 read 命令 + LBA → 控制器查 L2P → 发起 NAND Read → ECC 解码 → DMA 回 Host → CQ 更新 ⚙️补充模块（在 SSD 固件中完成） 功能模块 作用 FTL Flash Translation Layer：LBA ↔ PBA 映射，维护元数据、垃圾回收（GC） Wear Leveling 均衡擦写次数，延长寿命 Bad Block Management 跳过出错的 NAND 块（硬件   ECC + 表） Thermal Throttling 控制写入速率，防止温度过高 SLC Cache / pSLC 提高写入速度，动态转为 MLC/TLC ⌛时间线概览（近似） 时间 动作 0–20ms 电源建立 → 控制器 PMIC +   Reset 20–100ms Boot ROM 初始化   NAND/DRAM，PCIe PHY 链路训练 100–300ms BIOS UEFI PCIe 枚举，Option ROM 加载 300–500ms NVMe Admin Queue 建立，Namespace Ready 500ms – 2s OS 挂载驱动，构建 IO 队列，挂载文件系统 2s+ 可接受读写命令，进入稳定运行状态 ✅总结 一颗 PCIe/NVMe SSD 从通电到可工作，经历了： 电源初始化 → 控制器BootROM → PCIe 链路训练 → NVMe 枚举 →队列建立 → FTL 映射 → OS 驱动挂载 → 用户可读写 这个流程结合了硬件（PHY、PLL、Flash 电源）、协议（PCIe TLP/ACK, NVMe SQ/CQ）、控制器固件（FTL、Bad Block Table、Queue Manager）以及操作系统（UEFI、驱动、文件系统）多层次协同设计，使得用户最终看到的是“1秒内可读写”的高性能存储设备。 对于上述内容感兴趣的朋友，可以下载并且参考我们4/12最新更新的白皮书12.1版本的Chapter 10章节 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.1》。 下载链接： https://pan.baidu.com/s/1Ms4ys0dbt66-2HVhFuHbCQ?pwd=yvwg 提取码: yvwg 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。    

之前有用户咨询如何针对PCIe插卡进行热插拔测试。一般情况下，PCIe插卡是不支持热插拔的。简单讲，因为插卡的热插拔一般需要下面的四个方面都要支持才可以： 插卡本身要支持热插拔 主板支持热插拔 BIOS设计要支持热插拔 操作系统要支持热插拔 所以，如果一个用户要 在电脑不关机的情况下实现针对PCIe插卡进行插拔替换那么必须要找到一个折中可行的办法和方案采用。为啥有这类需求呢？简单举个场景，例如一家公司作为设备原厂，或者网卡的一个贸易商，对于接收到几万张网卡每一张都要测试一下，咋办呢？正常方法是，电脑上插好网卡，然后开机启动后进入操作系统，调用软件进行读/写压力，然后关机（因为无法进行带电插拔，也就是“热插拔”），这样依次反复，所以你发现开机、关机时间占用了非常多的时间，效率很低。所以，这就催生了在电脑不关机的情况下实现手工拔掉待测卡，然后更换一张新卡进行连续测试问题。 其实，我们在2025/1月份的时候做了一期文章和演示“如何实现PCIe插卡的热插拔”，我记得当时是使用SSD转接成插卡来演示的。今天我们重新演示一下该方法，使用一张PCIe 2.0 x8的网卡。同时我们还将讲述两外两种更方便的方法，总计演示时间11分钟。具体请参见下面的视频以及汇总文字介绍。 我们花费2个小时拍摄了本期视频并处理添加了中文字幕供大家参考,参见下面的视频，如果想看高清视频一定要在电脑上打开上面的视频链接进行观看！如果你觉得这篇文章对你有帮助，也希望帮助到更多人，欢迎分享到朋友圈或者与朋友讨论！ 1. 通过Gen5 switch卡实现直接热插拔方案 要点 说明 核心思路 依靠 PCIe 本身支持的热插拔特性，在主机不断电的前提下直接拔插网卡。 实验设备 • 主板 + 一块  Gen5 ×16 Switch + 延长线 +   DUT待测试卡   • 被测 10 GbE 网卡（Gen2 ×8） 操作流程 1. 正常启动系统，确认网卡枚举。2. 手动拔出网卡 → 系统立即失去设备。3. 再插回网卡 → 设备重新被识别并恢复 Gen2 ×8链路。 优点   • 验证纯热插拔兼容性最快捷。 局限 • 无法细粒度控制电源/Reset  时序。• 拔插必需人工操作，易磨损金手指（建议+延长线）。• 不支持自动化回归测试。 • Gen5 switch卡价格较贵（如果实验室未购买该卡） 2. 定制热插拔掉电卡方案 要点 说明 硬件拓扑 主板 ←→ 定制掉电卡（×16  上/下行）←→ Gen5 ×16 延长线  ←→ DUT (待测试卡，这里采用博通 Switch卡演示)  控制链路 掉电卡 ➜管理模块  ➜ USB ➜ PC (命令行) 工作步骤 1. 下电：拉低 Reset   → 断主电源 12 V → 断辅电 3.3 V   → DUT 指示灯/风扇熄灭，主机端链路降至 Gen1 ×16。   2. 上电：先送 3.3 V 辅电 → 送 12 V 主电 → 拉高 Reset → 链路恢复 Gen5 ×16。 能力特点 • 可独立控制 Reset、主/辅电三路。   • 全部命令行手动下发，不支持脚本自动化。 优势 • 成本低于进口卡；   • 足够覆盖“上/下电 + Link 恢复”核心测试。 不足 • 仅能做电源级控制，无法细分单条差分线；   • 无电压监控、信号毛刺（glitch）等高级功能。 3. Quarch Power Control Card（英国进口） 要点 说明 硬件架构 主板 ←→ Quarch 掉电/信号控制卡 ←→ Gen5 ×16 延长线 ←→ DUT 控制软件 专用 GUI + CLI；支持 Python 脚本、外部 Trigger信号。 掉电/上电流程 类似上述定制热插拔卡：先拉低 PERST# → 断 3.3 V → 断 12 V；上电顺序反之 → 拉高 PERST#。 进阶功能 1. 信号多路分组   (source 0‑8)：可将任意边带/差分线分到不同组，实现独立通断或延迟。   2. Glitch 注入：向选定信号植入毛刺错误。   3. 实时电压监控：Device/Host 各路电压即时报表。   4. 外部触发：示波器或其他设备可触发热插拔/掉电序列。 优缺点 • 功能最丰富，支持自动化回归与复杂失效注入；   • 价格显著高于定制卡，但是提供更多功能，包括故障注入，针脚控制，sideband拉高/拉低等很多丰富测试功能。 4 三方案横向对比 维度 Switch卡实现热插拔 国产掉电卡 Quarch 卡 主要应用 简单兼容性验证 电源时序 & Link 恢复 自动化、精细信号测试 成本 购买switch卡价格较贵 成本有优势 成本较高 控制粒度 仅整卡物理插拔 Reset + 主/辅电 单条信号、glitch、触发 自动化支持 无 命令行，可以编写Python脚本 GUI + CLI + Python 电压监控 无 有电压、电流监控 有 典型链路速度 Gen5 x16 Gen5 ×16 Gen5 ×16 5 结论与建议 功能需求决定选型 仅需确认“设备在热插拔后能否重新枚举并工作” → 直接热插拔即可。 需要可靠、可重复的电源时序测试 → 选 定制热插拔掉电卡，性价比最高。 需要批量脚本化、注入故障、记录电压或与示波器联动 → Quarch 卡不可替代。 测试自动化趋势Quarch方案展示了通过脚本/API 与外部触发信号结合，实现全流程无人值守与数据采集，是未来高端硬件验证的趋势。国产卡若能补足脚本接口，将显著提升竞争力。   成本与效益平衡 在新品研发早期，可先用热插拔 + 定制热插拔卡完成基本验证。 待进入稳定性/边界条件测试阶段，再引入 Quarch 卡进行大规模自动化回归和异常注入，避免高昂设备空置。 通过以上三种方案的配合，实验室可以覆盖从低成本验证到高精度故障注入的全周期掉电／热插拔测试需求。 对于上述内容感兴趣的朋友，可以下载我们4/12最新更新的白皮书12.1版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.1》。今天的视频内容可以参考白皮书4&5章节。 下载链接： https://pan.baidu.com/s/1Ms4ys0dbt66-2HVhFuHbCQ?pwd=yvwg 提取码: yvwg 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

我们之前拍摄过一期PCIe 5.0 EDSFF延长线，请参照3/4saniffer公众号文章《PCIe 5.0 x4 EDSFF延长线高清视频演示》，当时的视频我们采用PCIe Gen5 x8 EDSFF/AIC转接卡环境。本期的高清视频我们采用PCIe Gen5 switch卡+MCIO/EDSFF female cable形式展现该延长线使用，以及注意事项。 注意： 大部分客户是将该延长线串接在服务器背板EDSFF槽和E3.S SSD中间； PCIe 6.0 EDSFF延长线操作完全一样。 我们花费2个小时拍摄了本期视频并处理添加了中文字幕供大家参考,参见下面的视频，如果想看高清视频一定要在电脑上打开上面的视频链接进行观看！如果你觉得这篇文章对你有帮助，也希望帮助到更多人，欢迎分享到朋友圈或者与朋友讨论！ 视频总结：PCIe Gen5 EDSFF 延长线使用注意事项 本总结根据上述的视频对如何安全、正确地连接 PCIe 5.0 EDSFF 延长线进行了总结。重点强调：务必对齐箭头或 A1 引脚标志，切勿接反，否则可能导致线缆烧毁甚至起火。 一、背景与设备说明 使用环境 字幕中演示了在 AMD Gen5 平台或带有 PCIe Gen5 X16 插槽的环境下，通过 SerialCables 公司的 EDSFF 延长线 来连接 E3.S NVMe SSD。 典型连接结构 主板 / CPU → PCIe Gen5 Switch 卡或转接卡 → EDSFF 延长线 → E3.S NVMe SSD 可能还涉及 E3.S 转金手指等不同形式的转接卡，以及延长线本身的不同长度（0.5 米、1 米等）。     二、连接方式与对齐要求 箭头标记的重要性 延长线或转接卡上一般印有 “A1” 或 “箭头” 标记，用于指示正确的对接方向。 必须保证 “箭头对箭头” 或 “A1 对 A1”，将相同引脚脚位对应相连，否则会出现严重的电气短路。 正反面的区别 部分延长线或转接卡正面明确标注 A1 / 箭头，背面可能无任何标识。 出现此情况时，应使用有箭头标记的一侧作为参考，确保与设备或转接卡端的 A1 / 箭头对应。 具体插接实例 将 Dell EMC 的 E3.S NVMe SSD 正确插入延长线的一端。 另一端则连接到 转接卡 / Switch 卡 上，同样要查看箭头或 A1 标记，逐一对齐。 字幕里演示了： 如果方向相反，插不进去或强行插入会导致 针脚定义错位，进而产生灾难性后果。     三、错误连接的风险 线缆烧毁 / 冒烟 一旦接反，引脚供电位置错误，延长线可能瞬间过载而烧毁，甚至出现冒烟情况。 这不仅会损坏线缆，也可能进一步破坏 SSD、主板或 Switch 卡等设备。 火灾隐患 供电短路导致过热或火花，最严重时会引发火灾风险。 数据中心环境下更应谨慎操作，以免造成安全事故和财产损失。     四、操作与排查建议 事先识别标识 在开始插接前，仔细确认延长线、转接卡、SSD、Switch 卡等所有器件上所标注的 A1、箭头、端口编号 等信息。 充分阅读厂商提供的说明文档和参考示意图。 逐步插接、确认 可以先将 SSD 或转接卡的接口方向与延长线对比，对齐后轻轻插入，若遇阻力异常或无法插入，应立即停手检查。 不要凭借“感觉”或“习惯”去推测正反面。 上电前的最终检查 将所有连接完成后，务必再次目视或对照插口标识，确认 箭头对齐、“A1 对 A1”。 通电时若立刻闻到异味或看到烟，应马上断电排查。 建议使用品牌线材 选择正规厂商（如 SerialCables）生产的 PCIe 5.0 EDSFF 延长线；其标识更清晰，减少误插风险。     五、总结 PCIe Gen5 EDSFF 延长线虽然给高速 SSD 的部署和调试带来了极大灵活性，但其高带宽、高功耗的属性也意味着接反后果极为严重。视频及字幕中不断强调以下要点： 对齐箭头 每一端均需与 A1 / 箭头匹配；反插不但无法正常工作，更会产生严重安全风险。 确认正反面 某些线材或转接卡仅在一面印有标识，务必仔细观察后再插接。 安全第一 接反会导致线缆瞬间短路、冒烟，乃至起火；对人身及设备安全均构成威胁。 若严格遵循这些操作原则，并在上电前仔细检查，对齐标识并确保插接牢固，即可安全享用 PCIe Gen5 EDSFF 延长线所带来的高带宽与灵活布线优势。 对于上述内容感兴趣的朋友，可以下载我们4/12最新更新的白皮书12.1版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.1》。今天的视频内容可以参考白皮书5.7.1章节。 下载链接： https://pan.baidu.com/s/1Ms4ys0dbt66-2HVhFuHbCQ?pwd=yvwg 提取码: yvwg 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

SerialTek PCIe 6.0 协议分析仪与 Quarch Power Analysis Module（PAM）集成 我们今天的高清视频对 SerialTek PCIe 6.0 协议分析仪集成 Quarch 公司的 PAM（Power Analysis Module）功能，以及其已有功能 - 对边带（Sideband）信号的实时监控与 Trace 抓取的特点进行了详细演示。视频重点如下： 我们花费2个小时拍摄了本期视频并处理添加了中文字幕供大家参考,参见下面的视频，如果想看高清视频一定要在电脑上打开上面的视频链接进行观看！如果你觉得这篇文章对你有帮助，也希望帮助到更多人，欢迎分享到朋友圈或者与朋友讨论！ 一、集成 PAM 模块的主要优势 实时采集电压、电流及功耗数据 分析仪自带的 PAM 能够同步获取 12V、3.3V 等不同电压通道的电压与电流信息，并计算功耗。 在抓取 PCIe Trace（协议包）数据的同时，即可关联并记录相应时刻的电压、电流变化，使工程师能够更轻松地分析系统在不同协议操作阶段的功耗波动情况。   数据在同一 Trace 中呈现，关联度高 在 SerialTek 分析仪的软件界面中，用户可选定采样频率（如 1 ms、8 µs 等）并将 PAM 数据与协议分析的时间轴合并显示。 当捕获到某些特定协议事件或异常时，可在相同时间线上对比功耗、信号波形的变化趋势，快速定位系统级问题。   免去额外硬件测试需求 集成式 PAM 让用户不需要额外使用示波器或独立的功耗测试仪来测量电压、电流；一台分析仪即可同时完成功耗和协议层的调试工作。 这不仅简化测试环境，也有效减少多设备切换时可能带来的同步和数据对齐难题。 二、边带（Sideband）信号实时监控与 Trace 抓取 支持多种关键 Sideband 信号 分析仪可对      PERST、CLKREQ#等常见边带信号进行拉高/拉低状态捕捉，也可对时钟差分信号进行观测。 这些边带信号与主数据链路一样，可以实时进行采集，并在同一软件界面中查看波形及状态变化。   时间轴集中展示 系统上电（Power On）或重启（Reset）时，用户能在一条时间线上同时看到电压/电流上升、边带信号拉高、以及 PCIe 协议链路训练等过程。 通过软件的放大或缩小功能，可以精确对比哪一条边带信号先变动，或在何时出现功耗骤升，从而确定各事件间的先后关系。   问题排查效率提升 当设备在启动或特殊操作过程中出现无法上电、链路不稳定等问题时，通过同时查看      PAM 功耗曲线 与 Sideband 信号       的状态切换，可以快速找出故障点，明显提升问题定位与分析效率。 三、典型使用流程简述 启用 PAM 功能 在分析仪配置界面（Capture Settings）中勾选 Quarch PAM 并设置采样频率。 在进行 PCIe Trace 抓取时，自动记录相同时间轴上的电压、电流信息。   开始数据采集并抓取 Trace 分析仪启动后，即可在主界面看到电压、电流的实时数值变化。 结束抓包后，进入软件提供的 Live Trace 或 Timeline 界面，即可将数据包与功耗波动进行对照、放大、查询。   查看边带信号 在相同界面中，分析仪将      PERST、CLKREQ#、时钟信号       等边带信息以波形或逻辑电平形式呈现。 用户可放大关键时间点查看各信号在上电、复位等过程中的具体变化。   综合分析 观察协议事件（如链路训练、错误恢复）对应的功耗曲线涨落情况。 对比边带信号变化顺序，排查开机或进入某些低功耗模式时的异常。 四、视频演示总结 高集成度： 将 Quarch 的 Power Analysis Module 融合到 SerialTek PCIe 6.0 协议分析仪，使得电压、电流及功耗的实时量测与协议 Trace 抓取同步进行。   完整性强： 在一处集中查看协议数据包、边带信号和功耗变化，分析工程师无需再通过多台仪器、繁琐对比来定位问题。   调试效率提升： 通过实时观察电气/功耗与协议侧事件（包括链路配置、上下电）间的关系，可大幅缩短问题定位与测试迭代时间。 综上所述，SerialTek PCIe 6.0 协议分析仪与 Quarch PAM 的紧密结合，为调试工程师提供了从协议到硬件功耗、sideband边带信号的全方位可视化与分析手段，让 PCIe 设备在高速设计与验证环节中的故障定位和性能优化更加高效、准确。 对于上述内容感兴趣的朋友，可以下载我们4/12最新更新的白皮书12.1版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.1》。今天的视频内容可以参考白皮书2.3.13章节和2.3.10章节。 下载链接： https://pan.baidu.com/s/1Ms4ys0dbt66-2HVhFuHbCQ?pwd=yvwg 提取码: yvwg 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。    

自从Saniffer公司于2025/3/18日发布《PCIe 5.0/6.0, CXL, NVMe, SSD, NAND, DDR5等测试技术和工具白皮书 12.0》以来，我们对于该版本白皮书做了不少修订和更新，推出了测试白皮书12.1版本。该版本不仅对于排版进行全部优化更方便读者阅读，同时也增加了很多新章节内容，举例如下： 1.2.1.8.1 截至2025/4月份已经发布的PCIe 6.0相关工具和产品 1.2.1.8.2 PCIe 6.0实验室搭建环境的各色产品来了！ 1.3.3      PCI SIG第三次PCIe 6.X Pre-FYI Workshop(2025.3.24-28) 1.3.8 解锁CXL潜力：服务器内存和性能革命 1.3.8.1 UALink 200G 1.0正式发布：规范、白皮书等文档分享 1.3.8.2 谈谈UEC和UALink是否融合以及协议设计相关的问题 1.5.1 2024/7-2025/4年上半年部分视频汇总（更新到2025/4） 2.3.13 Interposer内嵌Quarch PAM功耗分析功能 2.3.13 Interposer内嵌Quarch PAM功耗分析功能 2.6.1.9.1 Gen5 x16 OCP Interpose组装示意图 4.1.1.1 应如何选择Quarch Gen6热插拔/上下电/故障注入卡？ 9.4.3 LPDDR5/5X, eMMC, UFS, ePOP, eMCP和uMCP测试 以下的总结报告基于《测试技术和工具白皮书12.1》的整体结构和主要内容，按照文档目录顺序整理各章节核心要点，力求逻辑清晰、条理明了。由于文档内容十分庞大，下述总结在每一章节中对关键主题进行提炼和概括，帮助读者快速理解全貌并把握重点。喜欢该白皮书的读者可以直接到本文最底部下载。 本次版本相对于11.11版和12.0版的修订内容 修订重点：在11.11版基础上，进一步补充了PCIe 6.0、CXL 3.0相关最新进展、测试工具更新以及各类高低温批量测试方案等内容，并对部分旧版章节进行了精简或合并。 目标：使读者对新版本比旧版本的更新之处有一个快速总览，包括协议、工具、测试流程和市场动态等方面的改进。 第1章 前言 1.1 AI大模型训练/推理底层硬件诊断和测试 AI训练/推理硬件设备底层技术与协议简介 重点介绍了GPU/网卡/AI加速卡及其在大规模模型训练中的角色。 提到了PCIe总线、CXL以及NVMe等对存储和通信的重要性。 PCIe总线在国产服务器与国产GPU/网卡中的兼容性和稳定性挑战 兼容性、稳定性与可靠性测试十分关键。 提及问题解决与优化的思路，以及测试流程中的实践要点。 1.2 PCIe 5.0/6.0设计和测试带来的挑战 推动PCIe向Gen6发展的因素 数据中心、AI、存储等需求的不断提升使带宽、速度等需求持续上升。 板级布线设计、电源效率、连接器变化，都在给开发和测试带来挑战。 PCIe Gen5与Gen6兼容性与速度变化 Gen6 速率翻倍，信号的调制方式升级（如PAM4）。 需要更加灵活、精准的测试工具和测试环境搭建。 PCIe 6.0测试工具和实验室搭建进展 截至2025年4月，已有部分分析仪、训练器等支持到PCIe 6.0。 实验室搭建需考虑线缆、Retimer、Switch、Interposer等多方面因素。 PCIe Gen5发展回顾 在过去4~5年内的市场普及情况与技术演进。 为Gen6的出现奠定了实际应用和测试的基础。 1.3 PCIe Gen6/CXL协议的最新进展 PCI-SIG对Gen6小范围互通测试的若干次总结 每一次互通测试都涉及若干厂商、测试设备、兼容性问题及修复方案。 为Gen6正式落地提供了实际的互操作性验证数据。 CXL协议与NVMe SSD融合趋势 CXL 3.0 最新动态，各大厂商的产品形态以及在内存扩展、缓存一致性领域的应用。 CXL 与PCIe/NVMe正在形成更紧密的生态融合，尤其是Type 3内存扩展卡市场现状、应用场景。 CXL 3.0进展与服务器内存/性能革命 对最新标准、潜在的带宽与性能提升进行概述。 部分厂商已推出初步商用或实验室阶段的原型产品。 1.4 关于Saniffer开放实验室 实验室概览 ：提供了PCIe/CXL/NVMe等多种协议分析、测试与诊断工具的开放实验环境。 主要设备： PCIe协议分析仪：覆盖Gen3/4/5/6多种速率，支持多条lane（x4、x8、x16）及多种接口形态。 SAS/SATA协议分析仪：12G、6G多代产品。 SSD性能/功能测试设备：聚焦NVMe、SAS，涵盖故障注入、热插拔等多种模块。 电压拉偏、功耗测试模块：实现对SSD等设备长时间监测和功耗分析。 PCIe Gen5测试环境清单：从主机、Host Card、Retimer、转接卡、延长线等硬件到软件测试平台的整体打包方案。 1.5 Saniffer技术讲座和培训视频录像汇总 分年度、分阶段汇总了公司举办或参与的技术培训、产品演示视频及技术讲座。 涵盖PCIe 4/5、NVMe、CXL、AI/ML等热门主题，便于有不同需求的工程师快速检索。 1.6 FMS (The Future of Memory and Storage) 2024总结 全球存储与内存未来发展趋势大会的核心要点：如NAND新技术演进、CXL、PCIe      6.0相关解决方案等。 对参会企业、展示产品、技术讲座作了简要概览。 1.7 关于Saniffer公司 业务范围：涵盖计算、网络、存储以及总线接口（PCIe、CXL、SAS、SATA、DDR、UFS等）的测试解决方案。 强调其与各大国际厂商（如SerialTek、SanBlaze、Quarch等）的合作关系，以及官方认证的中国独家合作伙伴身份。 1.8 联系方式 提供Saniffer上海公司的电话、邮箱等联系方式，用于技术支持或购买咨询。 第2章 PCIe/CXL Gen 4/5/6协议分析 2.1 面临的技术挑战 PCIe协议发展历史 从Gen3到Gen6的速率提升、调制方式改变以及对电气信号完整性的要求越来越高。 PCIe 6.0/CXL 3.0新增特性 PAM4 信号、FLIT模式、L0p低功耗子状态、训练序列更新等。 对分析仪解码速度及分析功能提出更高要求。 协议分析和诊断难点 高速信号的完整性问题。 海量数据解码的实时性和准确性。 边带信号、多种功耗和供电状态的监测。 2.2 ~ 2.3 SerialTek PCIe协议分析仪创新功能 信号高保真、超快解码、极速存储、实时监控Sideband等，能够在捕获大规模Trace数据的同时保持对协议层细节的准确掌握。 远程分析和远程协作：方便分布式团队在线查看Trace、进行问题定位。 基于Widget的小工具：包括LTSSM分析、统计分析、TLP延迟分析、NVMe统计、Flow      Control等，让工程师可快速针对某个问题深入调试。 2.4 ~ 2.5 SerialTek PCIe Gen6/CXL 3.0分析仪/训练器与连接方式 Kodiak系列架构：支持PCIe 6.0和CXL 3.0，通过Web管理界面进行触发和过滤配置。 BusXpert软件：Widget丰富，结合训练器可进行故障复现与调试。 典型连接示例：U.2/U.3、M.2、AIC、E1.S/E1.L/E3.S/E3.L及Cable Interposer，帮助工程师直观搭建分析环境。 2.6 SerialTek PCIe协议分析仪产品硬件 Gen5/Gen4/Gen3协议分析仪Interposer展示：详细拆解各种外形与接口转接方式，对边带信号监控接口也有说明。 顶级专业拉杆箱：便携及防护。 2.7 ~ 2.9 具体产品介绍与第三方评测 Kodiak PCIe Gen5 x16/x4协议分析仪：在多通道高速抓取方面提供高内存深度及快速解码。 Broadcom Gen5 Switch内嵌iTAP功能：通过Broadcom/SerialTek内置分析仪在Switch内部抓取数据。 第三方评测：对Kodiak系列的功能、架构、兼容性、管理方式做了较为全面的测评。 2.10 ~ 2.11 产品单页和使用案例 PCIe/CXL/NVMe协议分析仪单页：快速查看主要性能指标和功能列表。 使用分析仪测试WIFI网卡案例：介绍了如何在A/E Key M.2上运用SerialTek进行协议抓取与分析。 第3章 PCIe Gen 4/5/6 NVMe SSD性能/功能测试 3.1 ~ 3.3 SANBlaze测试系统 RM6/DT5/DT4系列：覆盖Gen6/Gen5/Gen4 SSD测试，支持性能、功能和协议一致性验证。 软件可控硬件特性：可编程电源管理、故障注入脚本，以及大量预封装测试用例（含ZNS、TCG Opal、SPDM、Dual Port、CMB/HMB等）。 3.4 ~ 3.7 测试功能及脚本 SanBlaze Certified：面向企业/数据中心级SSD的测试流程，通过广泛场景验证并输出报告。 VDM/ZNS/SRIS/TCG/双端口/DSSD/CMB/HMB/T10/DIF_DIX测试：针对当下主流及前沿技术特性的覆盖。 与协议分析仪联动：可以在出现问题时由SanBlaze侧自动触发SerialTek分析仪抓取Trace。 3.8 ~ 3.10 新型测试硬件与典型用例 SanBlaze Gen5设备产品单页：介绍端口数量、速率、软件接口等关键指标。 iRiser5专利卡：针对PCIe 5.0在信号控制与测量方面的新功能。 M.2 SSD低功耗L1.2测试：在实际脚本中的配置方法、时序细节，以及如何监测CLKREQ#信号的切换过程。 第4章 PCIe Gen 4/5/6 NVMe SSD故障注入/热插拔和电压拉偏/功耗测试 4.1 ~ 4.3 热插拔与故障注入测试、可编程电源(PPM)与电源分析模块(PAM) Quarch热插拔/故障注入模块：Gen6/Gen5/Gen4多种形态（U.2/U.3、M.2、E1/E3、AIC）与线缆接口，支持自动化脚本控制。 掉电测试：通过上下电循环、高速信号毛刺注入、边带信号控制评估SSD/系统的可靠性。 PPM（Programmable Power Module）：可对电压进行拉偏或编程控制、测试功耗极限值。 PAM（Power Analysis Module）：被动方式精准检测电压、功耗、电流，并分析边带信号。 采样速率设定：测试OCP 100ms或100μs峰值功耗时，对速率需求以及对结果准确度的影响。 4.4 ~ 4.7 各类线缆热插拔、主机掉电和自动化测试 SAS/SATA、SFP28、RJ-45、USB 3.0/3.1、-48V电信供电等多种线缆热插拔：实现多协议测试。 主机自动化掉电工具（智能可编程PDU、小型220V掉电器等）：可做整机级别的异常断电测试。 在CXL测试中的使用：热插拔、故障注入、功耗监测等对CXL设备同样适用。 第5章 PCIe Gen4/5/6 NVMe SSD测试环境搭建（一）：Switch/Retimer/盘柜/转接/延长线 5.1 ~ 5.2 搭建PCIe 6.0与5.0测试环境的必备产品 Switch卡：Broadcom与Microchip两大阵营，提供多端口扩展； Retimer卡：用于延长链路、补偿信号衰减； 各类转接卡、线缆：MCIO、SlimSAS、Oculink等，供不同形态SSD或外设连接。 Passive/Active盘柜：Passive背板仅进行连接转发，Active背板内置Switch芯片，实现更灵活的多盘位管理与CLI配置。 5.3 常见Host/Retimer卡 详细列举了基于Broadcom或Microchip的PCIe 4/5/6架构主机卡，以及如何进行批量测试（如温箱内、大规模上架式测试）。 5.4 ~ 5.7 常用盘柜、转接卡、线缆、延长线 提供了大量实物案例图和CLI管理示例。 Dual Port NVMe SSD 的测试环境搭建方法。 第6章 PCIe Gen4/5/6 NVMe SSD测试环境搭建（二）：主机和端口扩展 6.1 PCIe Gen6 CPU与相关技术进展 Intel Xeon Diamond Rapids 、AMD      Zen 6等下一代服务器CPU均规划支持PCIe      6.0，并搭配CXL 3.0。 部分厂商还在尝试PCIe 6.0的光纤传输方案，用于超远程数据中心通信。 6.2 PCIe Gen5测试主机和Gen5 SSD选择 Intel平台：Gen5 Xeon服务器与Core工作站，Z690、X670E等主板。 AMD平台：Genoa服务器CPU，消费级则有X670E主板。 企业级Gen5 SSD：Kioxia CD8/CM7、Samsung PM1743等；消费级Gen5 SSD：Phison E26主控等，陆续在2023~2024年上市。 6.3 PCIe Gen5 NVMe SSD RAID解决方案 GPU RAID简述：区分于传统软RAID/硬RAID，主要利用GPU并行能力加速RAID计算。 示例：通过软件定义物理盘、驱动器组和虚拟驱动器（VD），实现RAID 5/6等高性能存储阵列。 6.4 M.2/U.2/Slot等扩展卡与批量测试 转接卡：实现AIC与M.2/U.2/U.3、E1.S/E3.S、EDSFF等不同形态之间的灵活对接； 主板及扩展板：x8/x16分割、背板测试环境、大规模测试机架等举例。 6.5 CXL测试环境搭建要点 需要同时准备符合CXL协议的主机、设备（Type 1/2/3）、相应的Switch或Retimer及协议分析仪、故障注入工具等。 第7章 NAND和DDR5测试工具与夹具 7.1 NAND特性分析设备 NplusT Nanocycler：可以进行高强度P/E循环测试、特性分析、温度分布、BER统计、Read Retry研究等； BarnieMAT后处理软件：从Icc3、Vt分布、Fail分布等多视角评估NAND品质。 7.2 ~ 7.5 NAND闪存及新型存储（PCM/MRAM/ReRAM）测试平台 TestMesh系列：主打对新型非易失存储器的研究； VNR (Visual NAND Reconstructor)：用于数据恢复和物理层面分析； Burn-In测试设备：8~512槽位规格，用于芯片级别的老化与筛选。 7.6 ~ 7.12 各种NAND/DDR5/LPDDR5/eMMC/Interposer/Sockets NAND BGA152/132夹具 、DDR5/LPDDR5协议分析仪，针对不同封装形式的抓取与调试。 Zero Footprint Sockets：在高速测试中尽量减少额外插损，保证信号完整。 7.13 ATE/SLT测试设备 DDR5/UDIMM/RDIMM 测试平台：对服务器/PC存储条进行自动化测试与筛选。 LPDDR5/4X 多槽位测试系统：一般用于移动设备内存与eMCP/ePOP评估。 第8章 SSD批量测试/RDT/高低温测试方案 8.1 ~ 8.4 PCIe Gen5 SSD批量测试硬件与温箱 P41000、BI120A/BI-003 等老化测试平台； 高低温冲击：ThermoJet气流、Peltier模组等为SSD在极端温度下进行稳定性、寿命检测。 8.5 ~ 8.7 托架、夹具与机架化 协议分析仪专用托架：满足布线与空间散热需求； 机架定制：适合大规模SSD测试实验室建设。 第9章 UFS 4.0、eMMC、I3C协议测试和800G/1.6T光模块测试 9.1 ~ 9.4 UFS与eMMC测试/分析仪 UFS 4.0协议分析仪：符合MIPI规范，支持高速Gear模式； I3C/I2C分析仪：低速控制总线的调试； 定制UFS 3.1& eMMC 5.1开发测试平台：提供电压调节、关键测试点，适配移动和消费电子场景。 9.5 ~ 9.6 800G/1.6T光模块 光通信领域高速模块测试，涵盖协议及误码率分析，紧跟网络设备演进。 第10章 附录 A：PCIe和NVMe协议基础知识 本章为读者提供了从协议基础到进阶应用的参考索引，包括PCIe、NVMe、CXL、DDR、UFS、NAND等在高速互连与存储领域的重要概念。 10.1 PCIe/NVMe/CXL/DDR/UFS/NAND协议Wiki： 对PCIe协议的体系结构、速率演进、外形标准等进行简明扼要的介绍。 NVMe 的主要特征，以及与SAS/SATA在性能与协议架构上的差异。 对CXL在内存扩展、缓存一致性方面的思路进行简要解析。 DDR、UFS、NAND 等对计算设备与移动终端的重要性。 10.6 PCIe热插拔和SR-IOV：对服务器或存储设备在动态扩展时的注意事项进行了较为详细的说明。 10.7 PCIe NVMe SSD各种接口简介：阐明U.2、U.3、M.2等形态的主要差异以及数据中心EDSFF的发展前瞻。 10.8 CXL协议基础： 从CXL 1.0开始到CXL 3.0的演进脉络，包括Flex Bus、DVSEC等核心概念，及对池化、交换机、非易失性内存支持的扩展。 指出CXL与PCIe在物理层上的关联以及CXL在高带宽、低延迟方面的优势。 10.9 PCIe Retimer：对Retimer与Redriver之间的区别，使用场景、信号眼图影响进行分析，对高速链路布局与优化具有重要启示意义。 第11章 附录 B：SSD/服务器/存储测试转接卡以及延长线等夹具速查手册 本章是针对各种PCIe GEN5的转接卡、线缆、主机卡及Retimer/Redriver卡等“硬件夹具”提供速查清单。 11.1 PCIe GEN5转接卡/适配卡：列出U.2、M.2、U.3、EDSFF等多种形态适配器，并简要描述它们在服务器/工作站/测试环境中的功能。 11.2 PCIe GEN5 转接线/延长线：各种MCIO、EDSFF、U.2、SlimSAS等线缆的长度、速率规范，帮助快速搭建测试平台。 11.3~11.5 主机卡/switch card、Retimer/Redriver卡：提供不同厂商的PCIe      Switch/Retimer卡产品，以及CXL type3 Smart Memory Card的示例。 第12章 附录 C：Quarch测试工具速查手册 集中介绍了Quarch在热插拔、物理层故障注入、电源拉偏/功耗测量、物理层自动化切换等多方面的产品和应用场景。 12.1 热插拔和物理层故障注入工具： 从Torridon管理模块、多端口控制模块到支持PCIe Gen5各种接口的热插拔夹具。 也包括RJ-45、USB、光纤等其他协议的插拔模块。 12.2 电压拉偏与功耗测量（PPM）： 提供对电压及功耗进行可编程调控的产品，可在SSD或其他设备上进行极限功耗及可靠性测试。 介绍了QPS管理软件在批量管理PPM方面的图形界面。 12.3 物理层自动化切换设备： 允许工程师在复杂网络或存储拓扑中通过切换设备来替代手动插拔。 12.4 Quarch功耗测试/分析速查： 总结了DC、GPU/AI、AC等多种功耗分析场景，以及多通道治具、自动化脚本接口等特点。 第13章 附录 D：PCIe Gen 4/5/6 测试工具定制开发 本章节在正文中并未做特别详细阐述，而是强调定制化服务的重要性： 针对某些特殊需求，如特定带宽配置、协议模拟或特定故障注入类型，提供私有化定制。 这些定制工具在越来越多的企业研发测试、自动化部署中发挥关键作用。 第14章 附录 E：PCIe Gen4/5/6互操作性和兼容性测试夹具 此章节主要指出： 对互操作性和兼容性测试而言，需要多种形态的测试夹具与适配器； 提供高保真、低损耗的连接，让各种PCIe设备（如SSD、交换芯片、加速卡）在实验室条件下进行模拟互通测试。 第15章 附录 F：PCIe 5.0协议诊断、分析、测试常用工具和CXL技术研讨 PCIe 5.0协议诊断与分析工具： 包含SerialTek、Teledyne LeCroy、Keysight等业内常用的分析仪品牌，以及相关故障注入与调测手段。 CXL 1.1/2.0/3.0技术研讨会PPT： 概括CXL如何在服务器平台进行内存扩展或缓存一致性管理，以及对AI/ML应用场景带来的潜在变革。 VNA测试PCIe Gen5线缆：阐述罗德与施瓦茨等厂商在矢量网络分析仪(VNA)领域对高频线缆进行S参数测试的方法。 第16章 附录 G：针对Gen5 M.2 SSD和超薄笔记本散热的新方案 聚焦于超薄笔记本/设备在高速SSD等高功耗芯片散热方面的探索： mini冷却器、小型化风扇或固态制冷方案的技术原理与实物拆解展示。 介绍OWC、苹果MacBook Air改装等成功案例；并在此基础上剖析固态散热与气流散热的结合方式。 第17章 附录 H：AI大模型训练/推理的原理及底层硬件兼容性、稳定性测试 这是白皮书最后一章，但其内容非常详细，且与前面“1.1 AI大模型训练/推理底层硬件诊断和测试”篇章呼应。 17.1~17.4 通俗易懂地讲解ChatGPT训练/推理过程： 将大模型训练过程从软件调用栈到底层GPU、CUDA、NCCL库等做了一次分层解析。 强调国产GPU兼容性挑战，比如在CUDA替代方案或国产深度学习框架上可能面临的问题。 17.5~17.6 AI大模型训练和推理对硬件性能的要求： 算力：GPU/NPU/CPU的浮点运算能力； 存储IO：高带宽、低延迟的SSD或其他大容量介质； 网络：多节点训练/推理场景对RDMA或NVLink/InfiniBand的要求； 强调各种测试工具(SerialTek、Quarch、SanBlaze)在定位PCIe或存储瓶颈时的用法。 17.7~17.9 SerialTek与Quarch对大模型典型问题的主动测试： 介绍如何使用协议分析仪抓取GPU与SSD之间的传输细节； 如何利用故障注入模拟某些读写错误或者掉电场景，从而验证系统健壮性。 17.10~17.14 Quarch故障注入模块在AI环境的更多案例： 包括针对SSD的异常断电、对GPU的功耗异常拉偏，或对网络端口的插拔测试。 均旨在在实验室“先发现、先解决”各种极端场景下的问题。 17.15 使用SanBlaze硬件工具测试AI训练硬件： 涵盖功能与性能测试案例，对NVMe SSD的兼容性、最大吞吐量及读写延迟做深入验证。 17.16 PCIe 5.0/6.0协议分析仪在AI训练/推理硬件调试中的价值： 高速链路中Any-to-Any通信（GPU-GPU，GPU-CPU，CPU-SSD，GPU-NIC等）的Trace获取与分析。 快速复现并定位在大规模分布式训练时出现的潜在协议死锁、延时突增或掉线等问题。 17.17 GPU进阶笔记： 对NVIDIA A100、H100、L40S，以及GPU集群组网方式做了深入介绍，分析拓扑带宽瓶颈与测试注意事项，为构建超大规模AI训练平台提供参考。 白皮书总结 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.1》系统地阐述了PCIe 5.0/6.0及CXL 3.0等前沿高带宽接口技术的研发、测试、诊断所需的工具与方案。其特点在于： 覆盖面广：从GPU/AI服务器、SSD/NAND、DDR5/LPDDR5到UFS、I3C等全面涵盖； 深度专业：不仅列举了不同协议分析仪、故障注入模块等硬件，而且有大量软件功能、脚本、CLI界面等案例说明； 工具与实践结合：围绕如何搭建Gen5/Gen6测试环境，如何做大规模老化、失效分析、高低温测试，都有极具参考价值的细节。 对于有意在高速互连、存储或AI加速领域从事研发或测试工作的工程师而言，本白皮书既是工具清单，也是实操指南；对于想要快速了解最新PCIe/CXL/NVMe测试趋势的管理层或科研人员，也能从中捕捉前沿动向和行业部署建议。 下载链接： https://pan.baidu.com/s/1Ms4ys0dbt66-2HVhFuHbCQ?pwd=yvwg 提取码: yvwg 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。