NAND Flash 作为存储器产业的核心器件，其研发、生产与验证过程本质上是对 器件物理特性与系统表现的全流程把控。 根据Saniffer公司对于8月初进行的FMS 2025展会的情况总结，我们看到目前主流的SSD公司都推出了基于QLC NAND的产品，并且逐步推出到市场。目前SSD Controller以及SSD盘的公司需要掌握这些对于QLC NAND特性的工程师，同时QLC NAND研发和工厂也需要懂QLC特性和验证的工程师。本文底部列出了一家知名上海外企上周刚刚开出的4~5个针对NAND特性进行开发、测试和验证的岗位供感兴趣的朋友参考。 下面简单讲讲熟悉 NAND Flash 特性的重要性，也顺便讲讲意大利 NplusT 公司的 Nanocycler 测试工具，对于 NAND 研发/生产/验证感兴趣的工程师有兴趣继续了解的话可以扫描本文底部的二维码进一步交流。 意大利公司NplusT从2002年起专注于Memory和NAND测试，其针对研发中心的NAND特性分析设备NanoCycler获得业内众多SSD Controller公司以及科研院所和高校的青睐，国内中科院、各个知名大学、知名SSD控制器和SSD盘厂商，以及中芯国际等芯片制造企业等等都使用其产品进行特性分析和测试。   研发阶段 工程师需要深入理解 阈值电压分布（Vt Distribution）、读写干扰、数据保持特性、耐久性（Endurance）、可靠性 等核心参数。 如果对这些特性理解不够深入，产品架构设计和电路优化可能偏离真实器件行为，最终影响量产稳定性。 生产阶段 在大规模制造过程中，器件会受到工艺波动影响，导致性能离散性加大。 熟悉 NAND Flash 的失效模式（如 P/E 循环老化、读写干扰引起的错误、Retention 损耗）能够帮助工艺工程师更快定位良率下降的根源。 验证阶段 验证工程师要通过系统化测试，确认产品在不同工况（温度、电压、P/E 次数）下的可靠性。 对 NAND Flash 特性的深刻理解，能让验证工作更有针对性，缩短验证周期，提高问题复现与闭环效率。 一句话总结：熟悉 NAND Flash 特性，才能在设计时预防问题、在生产时控制风险、在验证时快速闭环，从而保障 NAND 产品的长期可靠性和市场竞争力。 Nanocycler：专业的 NAND 特性测试平台 来自意大利的 NplusT 公司推出的 Nanocycler，正是为 NAND 研发和生产团队提供的 全方位 NAND 特性测试解决方案。 核心优势： 真实工况复现 能够执行精确控制的 编程/擦除/读取（P/E/R）循环，模拟 NAND Flash 在寿命周期中的各种退化效应。 深度特性分析 支持采集和分析 阈值电压分布、读干扰、写干扰、Retention 漏失 等关键参数，帮助研发工程师建立真实的器件模型。 快速问题定位 在生产和验证阶段，可通过批量测试快速发现异常器件，缩短良率分析与失效定位时间。 灵活可扩展 平台可支持多种 NAND 芯片类型（SLC/MLC/TLC/QLC，甚至下一代 PLC），并可根据客户需求扩展测试脚本与接口。   NplusT面向 NAND 工程师的价值 研发人员：借助 Nanocycler，可以在早期设计阶段获得器件真实的电气特性数据，从而优化架构与电路设计。 生产人员：能够在产线验证中快速筛查工艺偏差对 NAND Flash 特性的影响，提升良率与一致性。 验证人员：通过系统化的加速老化与边界条件测试，更高效地发现潜在的失效机制，确保产品在客户手中的长期稳定性。 NplusT NanoCycler针对NAND Flash特性分析的工具的价值 在 NAND Flash 的研发、生产与验证中，理解 NAND 的特性不是锦上添花，而是保障产品质量的基石。NplusT Nanocycler 提供从 阈值电压分布到 耐久性循环的全方位测试能力，帮助工程师 更快发现问题，更准确预测寿命，更高效保证质量。 无论你是研发、工艺还是验证团队的一员，Nanocycler 都能让你站在 NAND 真实特性的第一现场，掌握提升产品竞争力的关键。 下面是在上周8/14日上海某NAND外企拟招聘的 NAND 开发和验证工程师岗位的简介，前面为简易中文翻译，后面为英文JD要求，仅供参考。 一、岗位职责与要求汇总 1. NAND Product Development Engineer 职责 开发 NAND 产品的制造测试流程与方法 进行产品表征、验证、实验与数据分析 执行失效分析，找出根因并提出解决方案 通过器件验证与分析推动工艺、产品和系统优化 确保新一代 3D NAND 产品顺利导入和量产 要求 本科及以上学历，电子工程、物理、材料、微电子等相关专业 0–3 年半导体相关经验 理解 NAND 阵列/产品运行机制、规格验证 掌握半导体器件物理、工艺流程、统计分析 熟悉 C/C++/Python 编程 良好的团队协作、沟通和问题解决能力 2. NAND Product Development Engineer（侧重量产与测试电路设计） 职责 确保芯片在可测试性、可制造性方面顺利量产 参与测试电路设计、验证及调试复杂测试方法 开发和调试软件程序驱动测试设备 分析器件规格与性能，优化良率和成本 处理客户早期反馈，闭环验证问题 要求 微电子、电子工程、计算机相关本科及以上学历 本科 1–2 年相关经验更佳 注重细节，具备独立解决问题的能力 英文沟通与写作能力良好 3. NAND Product Development Engineer for Validation 职责 聚焦于 NAND 产品验证，包括测试流程开发、表征、失效分析 设计验证电路、开发复杂测试方法及测试硬件 开发验证及量产测试软件程序 分析性能与规格，优化产线良率与成本 要求 电子、物理、材料、微电子等相关专业学历 0–2 年 NAND 相关经验 熟悉半导体器件物理、工艺及统计分析 编程能力（C/C++/Python） 团队协作和沟通能力 4. Senior NAND Product Development Engineer (for Validation) 职责 主导 NAND 产品验证，负责从设计可行性到量产的测试与验证 负责复杂验证电路与方法的设计和优化 主导失效分析与客户反馈问题闭环 引导团队优化产品质量与制造成本 要求 电子、物理、材料、微电子等相关专业本科及以上 10 年以上存储行业经验，其中 5 年以上 NAND 产品经验 深入理解 NAND 阵列架构、运行机制与规格验证 熟悉统计分析、器件物理、编程与跨团队协作 1. NAND Product Development Engineer Minhang District, China Full-time   Job Description As a NAND Product Development Engineer, you will be responsible for product test flow development, product characterization, data analysis and failure analysis to assure the next generation 3D NAND products meet all quality and reliability requirements and specs. Key Responsibilities: Develop NAND product manufacturing test flows and methods. Design and perform NAND product characterization, validation, experiments and data analysis. Perform electrical failure analysis, determine failure root cause, propose resolution approaches and feedback results to all stakeholders. Leverage NAND component validation and analysis to improve and optimize process, product and system. Assure successful qualifications of NAND technologies / products. Qualifications Degree in Electrical Engineering, Physics, Material Science, Microelectronics or a related field. Minimum of 0-3 years of experience in the semiconductor industry in the areas of NAND memory technologies / products. Understanding of NAND array / product operations, and product characterization and specs validation. Knowledge and good understanding of semiconductor device physics, solid-state physics and reliability physics. Knowledge of semiconductor process flows. Good statistical analysis skills. Knowledge and abilities of programming languages (C, C++, Python). Ability to work in a cross-functional team environment. Good problem-solving skills. Good communication and presentation skills.   2. NAND Product Development Engineer Minhang District, China Full-time   Job Description The NAND Product Development Engineer plays a role in developing the NAND products testing and manufacturing through production ramp. This position contributes to the design, development, and validation of the circuits, aligning with our production goals and road map to enhance the products quality, performance, and reliability. Key Responsibilities: Responsible for ensuring the testability and manufacturability of integrated circuits from the component feasibility stage through production ramp. Make significant contributions to design, development and validation of testability circuits. Evaluation, development and debug of complex test methods. Develops and debugs complex software programs to convert design validation vectors and drive complex test equipment. Creates and tests validation and production test hardware solutions. Tests, validates, modifies and re-designs circuits to guarantee component margin to specification. Analyzes and evaluates component specification versus performance to ensure optimal match of component requirements with production equipment capability with specific emphasis on yield analysis and bin split capability. Analyzes early customer returns with emphasis on driving test hole closure activities. Creates and applies concepts for optimizing component production relative to both quality and cost constraints. Autonomously plans and schedules own daily tasks, develops solutions to problems utilizing formal education and judgment.   Qualifications Required: Bachelor's or postgraduate degree in relevant majors; preferably microelectronics, EE, computer science, or a related field. One to two years of relevant industry experience is recommended for undergraduates. Good teamwork skills are recommended. Strong English reading, writing, and communication skills are also recommended. Attention to detail, problem-solving skills, and ability to work independently and as part of a team.   3. NAND Product Development Engineer for Validation Minhang District, China Full-time   Job Description As a NAND Product Development Engineer, you will be responsible for product validation, product test flow development, product characterization, data analysis and failure analysis to assure the next generation 3D NAND products meet all quality and reliability requirements and specs. Responsible for ensuring the testability and manufacturability of integrated circuits from the component feasibility stage through production ramp. Make significant contributions to design, development and validation of testability circuits. Evaluation, development and debug of complex test methods. Develops and debugs complex software programs to convert design validation vectors and drive complex test equipment. Creates and tests validation and production test hardware solutions. Tests, validates, modifies and re-designs circuits to guarantee component margin to specification. Analyzes and evaluates component specification versus performance to ensure optimal match of component requirements with production equipment capability with specific emphasis on yield analysis and bin split capability. Analyzes early customer returns with emphasis on driving test hole closure activities. Creates and applies concepts for optimizing component production relative to both quality and cost constraints. Autonomously plans and schedules own daily tasks, develops solutions to problems utilizing formal education and judgment. Qualifications Degree in Electrical Engineering, Physics, Material Science, Microelectronics or a related field.  0 - 2 years of experience in the semiconductor industry in the areas of NAND memory technologies Understanding of NAND array / product operations, and product characterization and specs validation.  Knowledge and good understanding of semiconductor device physics, solid-state physics and reliability physics.  Knowledge of semiconductor process flows.  Good statistical analysis skills.  Knowledge and abilities of programming languages (C, C++, Python).  Ability to work in a cross-functional team environment.  Good problem-solving skills.  Good communication and presentation skills.    4. Senior NAND Product Development Engineer (for Validation) Minhang District, China Full-time   Job Description As a NAND Product Development Engineer, you will be responsible for product validation, product test flow development, product characterization, data analysis and failure analysis to assure the next generation 3D NAND products meet all quality and reliability requirements and specs. Responsible for ensuring the testability and manufacturability of integrated circuits from the component feasibility stage through production ramp. Make significant contributions to design, development and validation of testability circuits. Evaluation, development and debug of complex test methods. Develops and debugs complex software programs to convert design validation vectors and drive complex test equipment. Creates and tests validation and production test hardware solutions. Tests, validates, modifies and re-designs circuits to guarantee component margin to specification. Analyzes and evaluates component specification versus performance to ensure optimal match of component requirements with production equipment capability with specific emphasis on yield analysis and bin split capability. Analyzes early customer returns with emphasis on driving test hole closure activities. Creates and applies concepts for optimizing component production relative to both quality and cost constraints. Autonomously plans and schedules own daily tasks, develops solutions to problems utilizing formal education and judgment. Qualifications Degree in Electrical Engineering, Physics, Material Science, Microelectronics or a related field.  Minimum of 10 years of experience in the memory technology industry At least 5 years of experience with NAND products, including NAND array architecture, product operations, characterization, and specification validation Knowledge and good understanding of semiconductor device physics, solid-state physics and reliability physics.  Knowledge of semiconductor process flows.  Good statistical analysis skills.  Knowledge and abilities of programming languages (C, C++, Python).  Ability to work in a cross-functional team environment.  Good problem-solving skills.  Good communication and presentation skills.  更多关于PCIe Gen6的测试工具和技术，请下载我们Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。本文介绍的NplusT公司的NanoCycler请参考chapter 7.1。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

2025年8月5-7日，美国加州圣克拉拉会议中心举办了第19届FMS大会（Future of Memory and Storage，大会前称“闪存峰会”），目前过去快10天了。由于目前国内很多人员没有办法去现场参会，我们根据参会的合作伙伴沟通的信息，以及本次各方参会情况，给大家做一个会后的简要分析供大家参考。 本次大会全球参会者~3442人，相对于2024年有增长，其中美国籍参会者占绝大多数（3004人），占所有参展人数的约88%，其他国家/地区代表主要来自韩国、中国大陆、中国台湾、日本、以色列、印度、英国等。从城市/国家分布看，美国加州本地参会人数最多；占据美国本土的人数的绝对比例（约83%），其它州（如德州、科罗拉多、马萨诸塞、爱达荷等）人数相对较少。感兴趣的可以对比Saniffer公司去年同期发布的FMS 2024总结。 大会现场依旧人山人海，展商展台林立。Saniffer公司的重量级测试工具合作伙伴全部悉数到场，包括SerialTek, SanBlaze, SerialCables, Quarch, NplusT, Ellisys等，涉及今年热度最高的PCIe 6.0/CXL 3.X协议分析、训练和CTS测试，PCIe 6.0 SSD测试，QLC NAND特性分析和测试，搭建PCIe 6.0的各种测试环境所用的工具、线缆和治具，DDR5/HBM/CMM-DDR5的协议分析和测试，等等。感兴趣的可以参照本文底部链接下载上述各个厂家的测试方案。 英伟达(Nvidia)选择SerialTek PCIe 6.0/CXL 3.0协议分析仪+训练器+CTS测试软件全套 通过参会企业统计，我们共识别出1020家参展公司，其中代表人数最多的几家为：SanDisk/Western Digital（多处分支累计≈300人）、Micron（≈160人）、Samsung（三星半导体≈150人）、Kioxia（铠侠≈100人）、SK hynix（≈76人）、Solidigm（英特尔存储部门≈95人）、Silicon Motion、Celestica 等（详情见后表）。参会人员职能角色上，我们根据职称关键词粗略分类：约29.7%为管理类（Director/VP/GM等高管）、29.4%为技术类（Engineer/Scientist/R&D等）、20.4%为市场/销售类（Marketing/Sales/BD等）、剩余20.5%为其他类型（Analyst、Specialist、Consultant等）。下表汇总了职能分布： 下面是参会人员根据国家和地区的数量的排序，供参考： 下面是北美（美国、加拿大）各个州的参与人数的统计表格： 本次中国大陆展商相比较去年的FMS 2024更少，下降趋势更加明显，总计仅15家公司有来自中国的工程师参加，其中8家中资（少于2024年12家）、7家外企；8家中资公司包括5家SSD厂家+1家互联网公司，如下： YMTC Longsys DapuStor BIWIN Xi’an UniIC /紫光国芯 ByteDance 另外7家外企如下： Sandisk Solidigm Micron Informa Techtarget (Omdia) Lam Research SAMT Ridger   大会技术热点与主要厂商动态 大会主题围绕内存与存储在AI和高性能计算时代的新机遇，展示了多项前沿技术。主要技术方向包括CXL（Compute Express Link）*与*PCIe 6.0/Gen6高速互联接口、HBM（高带宽内存）*等新型内存，以及各类*高容量SSD与NAND闪存技术、AI内存架构等。多位分析师总结指出：本届大会与2024年相似，但AI浪潮强势推动存储技术升级，如CXL、HBM、PCIe Gen6成为重点议题。大会展厅和报告中频繁出现的大类关键词有：高带宽闪存（High Bandwidth Flash）、HBM4/3E、PCIe Gen6 SSD、CXL内存扩展、超高容量QLC SSD、分布式存储加速器（DPU/NVMe RAID加速卡）等s。 各大厂商在展会上发布或演示了最新产品： 铠侠（Kioxia）重点推出业界首款245.76 TB NVMe SSD（LC9系列）和多款基于BiCS FLASH 8/9/10代闪存的SSD。展位演示中还展示了32芯片堆叠、带CXL接口的XL-Flash缓冲存储器和高密度3D TLC闪存等技术。Kioxia的主题演讲明确提出，闪存技术将优化AI基础设施投资。 SK hynix（SK海力士）*带来*12层HBM4堆叠内存样品及基于DDR5的CXL记忆模块（CMM-DDR5）等AI内存产品；同时展出了多款超大容量SSD，包括采用176层4D NAND的PS1010（E3.S接口）、238层4D NAND的PEB110（E1.S接口）以及最新245TB大容量企业级SSD（PS1101 E3.L接口），为业界最高。SK海力士强调其全栈AI内存战略，并进行了基于Xeon 6平台+CMM-DDR5的演示，验证其在实际服务器中的可扩展性。 Micron（美光）*演讲中提及，将通过*PCIe Gen6 SSD、高容量SSD、HBM3E内存和“SOCAMM”（片上系统内存模块）等解决方案驱动AI应用。美光关注优化能效和延迟，以满足云端与边缘的高性能AI需求。 Samsung（三星）*方面，虽然公开报道较少，但据大会内容，其展台和演讲重点包括*HBM堆栈、DDR5/CXL内存互联技术以及PCIe Gen5/Gen6 SSD产品。此外，三星在会前已宣布8通道PCIe5.0 SSD量产，可推测其Gen6计划也将发布。 Solidigm（英特尔存储业务）此前已推出业界最大容量SSD——122.88 TB PCIe SSD（D5-P5336）news.solidigm.com。尽管该产品是在年初发布，这一成果体现了高密度闪存进展，也呼应了大会对超大容量存储的关注。 Meta（Facebook）、Google等云服务巨头虽未公布新品，但它们参与了平台标准论坛和技术讨论，关注数据中心内存/存储优化和AI推理架构话题。其他存储厂商如Silicon Motion、Marvell、Supermicro等，也展示了新一代SSD控制器、DPU/RAID加速卡等产品。 总体来看，厂商动向与技术趋势高度吻合：AI时代的计算与存储融合加速，推动CXL内存扩展、HBM等新型DRAM存储以及高速互联接口走向成熟；同时传统闪存技术不断突破（更高层数的NAND、更密集的堆叠），以满足数据中心和AI应用对大容量、低延迟的需求。 区域与技术趋势分析 结合参会人员的地域分布和大会技术内容，可以观察到技术焦点与地域来源呈现一定规律性。代表人数众多的日韩存储厂商（三星、铠侠、SK海力士）更侧重于HBM/AI DRAM、大容量SSD和CXL技术，例如SK海力士展示了HBM4和CXL内存模块，铠侠推出超大容量SSD并演示了CXL接口的闪存结构。美国企业（如美光等）则关注PCIe Gen6/更高带宽存储接口、系统级内存解决方案和整体数据中心优化，Solidigm的122TB SSD便体现了美国产品在高密度存储上的投入。中国企业参会者主要来自本土闪存与SSD公司（如长江存储/YMTC、BIWIN、Longsys、大普等），它们多关注NAND闪存技术与成本优化，展示内容主要是高层数NAND和工业存储方案。总体来看，“技术聚焦 — 地域来源”格局明显：区域内的产业背景和市场需求在很大程度上决定了参会代表关注的技术方向。 另外，从市场趋势看，AI、边缘计算和数据中心升级是存储产业的共识动因。大会多次强调，AI训练与推理对存储带宽、容量和延迟提出了前所未有的挑战，这促使厂商推出新一代内存架构（如CXL共享内存、HBM叠层）和高性能存储产品。同时，专业化加速卡（DPU、GPU直连SSD等）在大规模计算场景中崭露头角，反映出存储与计算的深度融合也是当前热点。未来，预计随着AI、5G/边缘等应用持续发展，内存与存储体系将进一步细分和优化，以应对多样化的算力需求。 更多关于PCIe Gen6的测试工具和技术，请下载我们Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

近几年，AI 训练与高性能计算让 GPU 的功耗冲上新高，数据中心的用电和冷却需求水涨船高。如何准确、有效、长时间地测量和记录、回溯分析 GPU 的功耗，不仅是研发工程师关注的重点，也是数据中心运维优化的关键。 今天带大家认识一款专业工具—— Quarch公司的GPU 功耗分析模块（PAM），看看它是如何解决这一难题的。感兴趣的朋友可以直接查看下面的高清视频。 我们花费2个小时针对本期视频处理添加了中、英文字幕供大家参考,参见下面的视频，如果想看高清视频一定要在电脑上打开上面的视频链接进行观看！如果你觉得这篇文章对你有帮助，也希望帮助到更多人，欢迎分享到朋友圈或者与朋友讨论！ 01 为什么测 GPU 功耗这么难？ 上图为采用标准PCIe 5.0 x16插卡的Nvidia H100GPU卡和400GE网卡 高工作速度：GPU 高速运行，信号频率极高，传统测量手段难插入。 物理结构受限：直接插在 PCIe 插槽中，探针和导线无法轻易接入。 多路大电流供电：底部三路电源轨、顶部两路并联供电轨，瞬时电流极大。 功耗波动剧烈：持续可达 600W，瞬时峰值最高可达 1800W甚至到2700W。 02 Quarch 治具的独门绝技 上图为在GPU卡和插槽之间串接了Quarch公司的PAM Gen5 x16治具的效果 无损透传：夹在 GPU 与主板之间，不影响高速信号传输。 全通道测量：同时监测 12V、3.3V 主电压与辅助电压。 辅助电源精测：通过分流扩展板精准采集顶部 12V 辅助电流。参见下图的PAM治具的具体方式，以及如何连接并且监控、记录辅助电源输入到GPU卡 软件可视化：配合 Quarch Power Studio 实时查看电压、电流、边带信号状态及功耗曲线。 长时间记录 & 数据导出：几乎无限制采样，可导出到脚本或其他分析软件，实现自动化分析。 03 实战场景：AI 图像生成 上图为为Quarch PAM的管理软件Quarch Power Studio示例图 空闲状态下，GPU 功耗可能仅约 3W；当运行 AI 图像生成时，瞬间飙升至 600W。 在数据中心内，多卡并行运行时，功耗变化会成倍放大，对电力分配与冷却提出巨大挑战。 04 给数据中心带来的价值 上图为采用液冷机制进行降温的国内某server厂家的方案示例，主要就是为了解决GPU等关键器件的高功耗和发热量的问题 精准容量规划：避免电力/冷却系统过度或不足配置。 成本优化：减少不必要的基础设施投入。 稳定性提升：提前发现功耗异常，优化散热与供电设计。 演示视频总结 Quarch GPU 电源分析治具为 GPU 功耗测量提供了高精度的解决方案，可应对极宽动态范围和高电流需求，为 AI 训练、高性能计算和数据中心运维提供可靠的数据依据。 更多关于PCIe Gen6的测试工具和技术，请下载我们2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。本视频演示的产品请参考下面面的章节： 4.3 电源分析模块PAM - 电压/电流/Sideband 12.4.4 GPU and AI Analysis 17.12 Quarch PAM电源分析模块在大模型训练/推理过程中进行问题诊断的典型场景分析（四） 17.13 Quarch PAM电源分析模块在大模型训练/推理过程中进行GPU问题诊断的典型场景分析（五） 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

昨天发了一篇文章《全球首个在ReRAM芯片上实现的“少样本学习”实验！揭秘TestMesh®在其中扮演的关键角色》，由于论文采用英文写成，中间涉及很多专业术语，有些搞NAND Flash的朋友可能阅读理解比较费劲，以下是我们对该论文《On-Chip Customized Learning on Resistive Memory Technology for Secure Edge AI》的详尽解读报告，并结合NplusT公司提供的TestMesh®工具功能，分析其在本文研究中的关键作用。 一、论文核心内容梳理 1. 研究背景与意义 在边缘计算设备中进行本地个性化学习对安全、隐私与低延迟非常关键； ReRAM（Resistive Random Access Memory）由于其可模拟多位权重值和原生计算能力，适合作为存内计算平台，但面临耐久性与精度限制； 为减少ReRAM编程次数并提高学习效率，本文引入了MAML（Model-Agnostic Meta Learning）算法。 2. 技术路径 阶段一：离线预训练 Learn-to-learn（MAML）： 在多任务数据集上训练出初始模型参数θ； 考虑硬件非理想性（例如ReRAM的非线性和噪声）融入训练过程。 阶段二：在ReRAM芯片上进行少样本快速微调（on-chip training）： 使用16kbit TiN/HfOx/Ti/TiN ReRAM芯片，仅更新2个FC层权重（通过2颗ReRAM cell conductance 差值表示一个权重）； 每个task只进行5次编程，即5次梯度更新，就能获得>97%分类精度。 3. 多状态ReRAM编程策略实验 为了实现可控的模拟权重分布，论文评估了三种ReRAM多位写入策略： Single-Shot Set：一次性写入目标conductance，效率高但精度差； Iterative Set：逐级设定conductance，起始于最低状态，准确性好； Iterative Reset：先写入高电导状态再减弱电导，适用于低状态设定； Hybrid策略：融合上述两者，低状态用Reset，高状态用Set，获得了更好的 retention 和 conductance 控制。 4. 实验结果与性能表现 在Omniglot字符识别任务中，实现5次更新后准确率97.28%； 使用Hybrid策略的权重更新在150°C高温老化12小时后仍保持>90%精度； 每个ReRAM权重更新能耗仅为几个皮焦（pJ），远低于传统SRAM方案。 二、TestMesh® 在本论文实验中的作用与价值分析 1. TestMesh® 简介 TestMesh 是NplusT公司推出的专为非易失性存储器（如ReRAM、PCM、MRAM、FeRAM）*而设计的*高精度测试平台，具有以下关键特性： 多状态模拟存储器阵列的编程控制、读写精度测量与统计建模； 支持 conductance-based profiling、精细逐级set/reset、数据保持（retention）与漂移（drift）分析； 集成自动化脚本控制，实现多任务迭代训练、batch testing、烧录-读取闭环测试等AI硬件研究所需功能； 可联机或离线与模型训练框架（如TensorFlow/PyTorch）交互，实现 hardware-in-the-loop。 2. TestMesh® 在本论文研究中的具体帮助 （1）Conductance 分布测量与建模支持 论文中 Fig.4状态重叠等数据，正是通过类似 TestMesh 这样的设备进行的； TestMesh 提供的“multi-level state precision sweep”和“overlap map”功能，使得研究团队可以精确评估不同写入策略在 ReRAM 中的可行性与误差分布。 （2）编程策略优化与自动化梯度更新流程 文中提出的 Hybrid 编程策略（结合Iterative Set 与 Reset）需对不同编程路径的结果进行逐点跟踪与误差分析； TestMesh 提供了“sequential program-and-read”流程，并支持以脚本方式配置不同策略、自动执行并收集统计数据； 此类平台对于调试迭代写入行为、寻找最优编程电压和脉冲持续时间至关重要。 （3）高温老化和Retention Drift 模拟测试 文中 Fig.8 和 Fig.11 所描述的150°C保留测试和精度下降曲线，均依赖具备稳定控温与实时读出能力的测试平台； TestMesh 拥有专门的“Bake & Drift”子模块，支持在高温下对模拟状态进行时序跟踪并评估 retention reliability。 （4）与学习算法联动进行硬件在环验证（Hardware-in-the-Loop） 图9与图10中的on-chip learning with external computer-in-the-loop实验流程，其实是典型的TestMesh使用场景； TestMesh 提供标准接口，可在MATLAB、Python、C环境中通过API控制硬件并进行梯度更新与状态反馈，完美契合论文中的 MAML 联动训练过程。 三、总结：TestMesh 对论文研究的价值 功能模块 论文中体现 TestMesh 作用 Conductance 分布测量 Fig.4~6, 多状态模拟精度分析 精细状态写入+读取测量统计分析 编程策略优化 提出Hybrid策略，实验对比 脚本配置多策略并自动执行 Retention 老化分析 Fig.8、11 中高温下drift 高温控+定期状态跟踪功能 Hardware-in-the-loop 学习 实验部分与图9、10 与训练代码交互更新conductance 少样本训练能耗评估 <10μJ/任务 提供set/reset粒度功耗数据支持 结论上，TestMesh不仅提供了ReRAM物理层调控的能力，更为本文的跨层硬件-算法协同提供了全流程实验支持。可以说，没有TestMesh这样的专业平台，本文的硬件级few-shot学习验证难以如此系统、深入和量化。 想了解更多TestMesh工具详情？ 欢迎转发本文，让更多AI工程师了解ReRAM与AI训练结合的未来前景！ 如需原论文PDF、高清图、白皮书请留言或私信获取，或者直接下载我们2025/4/23最新更新的白皮书12.2版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.2》。法国Leti和Weebit Nano等机构使用的TestMesh请参见chapter 7.2章节。需要《On-Chip Customized Learning on Resistive Memory Technology for Secure Edge AI》论文原文的请直接参考本文底部联系方式。 下载链接： 链接: https://pan.baidu.com/s/1yHkvnrrWhAiZNxt9CQ4cfA?pwd=n66k 提取码: n66k 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

在这个“AI无处不在”的时代，边缘AI设备如何实现高效、安全又个性化的训练？本文将带你深入解析一篇突破性的研究论文，并揭秘一款名为TestMesh®的专业测试平台，如何在其中发挥决定性作用。 论文亮点抢先看 原文标题： 《On-Chip Customized Learning on Resistive Memory Technology for Secure Edge AI》 发表会议： JSAP 2025 Symposium on VLSI Technology and Circuits 作者机构： CEA-Leti、Weebit Nano、Univ. Paris-Saclay 研究目标 传统AI训练功耗高、隐私风险大，特别是在边缘设备（Edge AI）上难以部署。 本研究首次在ReRAM芯片上实现了完整的少样本学习任务训练，通过与MAML算法协同，大幅减少了ReRAM写入次数，仅用5次训练迭代即达97%准确率！   技术核心拆解 ✅ MAML算法：学会“如何快速学习” 离线“元学习”阶段预训练出初始模型参数 θ； 在线仅需5次权重更新，即可完成新任务学习； 极大减少ReRAM写入次数，延长寿命。 ✅ ReRAM芯片平台： 130nm CMOS工艺 + 多级可调 ReRAM cell； 权重以两颗cell电导差值编码，具备存算一体特性。 ✅ 创新编程策略： 策略 特点 实验表现 Single Shot Set 快速写入 精度差 Iterative Set 多次设定 精度好，漂移大 Iterative Reset 先高再低写入 更稳定 Hybrid（融合） 综合优势 最佳结果，长期稳定性高 实验结果震撼公布 在Omniglot字符识别任务中，5次ReRAM更新后准确率达97.28%； 高温老化12小时（150°C）后仍维持>90%准确率； 单次训练任务能耗低于10μJ，超适合嵌入式和IoT终端。     TestMesh®测试平台的核心作用 论文中大量实验数据都来自nplusT公司的TestMesh® ReRAM专用测试平台。它在这项研究中的作用不可或缺：   实验需求 TestMesh 功能支持 Conductance状态分布测量 精准采集多位电导数值与偏差 多策略编程优化 支持“迭代式设定”、“重置”策略测试 高温老化测试 提供温控与漂移记录功能 硬件在环训练 可与MAML算法联动进行训练+写入闭环 能耗分析 实测单次写入能耗与效率数据 ✅ TestMesh® 通过其脚本化控制和统计接口，助力研究团队构建软硬一体的AI实验平台，是实现这一研究突破的幕后“硬核功臣”。 结语：TestMesh，打开ReRAM智能芯片研究的新纪元 ReRAM 正在成为未来 AI 芯片中的关键存储/计算融合单元，而像 TestMesh® 这样专业的测试平台，将成为打通器件物理特性与算法设计之间的桥梁。 本研究不仅证明了 ReRAM 可用于极低功耗的边缘 AI 学习，还开启了未来“个性化、安全、云脱钩”的智能硬件研究路径。 想了解更多TestMesh工具详情？ 欢迎转发本文，让更多AI工程师了解ReRAM与AI训练结合的未来前景！ 如需原论文PDF、高清图、白皮书请留言或私信获取，或者直接下载我们2025/4/23最新更新的白皮书12.2版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.2》。法国Leti和Weebit Nano等机构使用的TestMesh请参见chapter 7.2章节。需要《On-Chip Customized Learning on Resistive Memory Technology for Secure Edge AI》论文原文的请直接参考本文底部联系方式。 下载链接： 链接: https://pan.baidu.com/s/1yHkvnrrWhAiZNxt9CQ4cfA?pwd=n66k 提取码: n66k 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

全球顶尖公司选定SerialTek：NVIDIA正式部署PCIe 6.0 x16分析仪+训练器！就在2025年上半年，NVIDIA位于北美的总部实验室在对多家主流PCIe 6.0协议分析与训练系统进行深入测试后，最终选择采购了2套完整的SerialTek PCIe 6.0 x16协议分析仪与训练器组合，作为其下一代GPU与高速互联平台的关键验证工具，这些SerialTek 6.0协议分析和测试工具已经交付使用。这一决定，不仅意味着SerialTek的产品通过了全球市值最高科技公司最严苛的技术审查，也再次印证了此前我们发布文章中提到的：✅ SerialTek，是目前业内唯一可以稳定抓取PCIe 6.0 x16 Clean Traffic的协议分析仪厂商之一。Michael Wang 2025，公众号：Saniffer【独家实测】SerialTek率先实现PCIe 6.0 x16协议完整抓取，业内唯一Clean流量验证✅ 在训练器（Link Trainer）方面也同步实现了对PAM4、FLIT、LTSSM等新协议的完整支持。Michael Wang 2025，公众号：Saniffer【高清视频】PCIe 6.0 CPU模拟(RC端)训练器开箱视频✅ NVIDIA为何最终选择SerialTek？NVIDIA作为全球AI计算的领导者，对PCIe 6.0的依赖非同一般。从H100/H200这样的AI GPU，到NVSwitch、BlueField DPU、NVMe SSD控制器，几乎每一个模块都需要在x16 PCIe 6.0高带宽通道下进行系统级调试和互通验证。根据我们了解到的信息，在过去半年中，NVIDIA实际评估了数家主流厂商的PCIe 6.0分析/训练设备，测试维度包括：是否稳定支持x16全通道并发采集是否精准支持PAM4 + FLIT模式下的协议解析是否能够灵活触发、导出、回放各类corner case是否具备训练器与分析仪的闭环调试能力最终，只有SerialTek一家公司，在上述所有测试环节中均表现出色，并成功通过NVIDIA GPU平台的验证测试。📸 NVIDIA测试团队内部反馈“我们最初只计划验证x8场景，没想到SerialTek在x16场景下表现更好，尤其在捕捉LTSSM跳变和FLIT结构解码方面非常稳定。”“训练器配合使用后，我们能方便地模拟各种速率、Lane降级、PAM4错误注入，回放能力让debug流程快了3倍以上。”“目前来看，没有其他厂商在x16环境下做得像SerialTek这么稳定。”分析仪 + 训练器，打造完整闭环很多工程师常常忽略一点：仅有分析仪还不够，必须搭配训练器（Link Training Generator）才能构建真实验证场景。SerialTek提供的完整链路验证系统包括：模块功能描述✅ PCIe 6.0 Protocol Analyzer支持x16 PAM4全通道抓取，FLIT解码，精确触发✅ PCIe 6.0 Tester/Exerciser支持链路初始化、降速、错误注入、PAM4调节等✅ 分析/训练一体控制软件完整时序对齐，支持数据回放、模式复现这意味着，研发团队可以在没有对端芯片或主板的条件下，使用训练器模拟对端行为，验证自己的设备是否能正确进入L0状态，是否能稳定运行在PAM4模式下，以及在发生错误后能否正确处理Link Recovery。SerialTek 的优势不仅在硬件除了硬件性能强悍，SerialTek的软件系统也同样出色：支持Protocol Aware Triggering，可在FLIT级别触发特定事务；支持PAM4 eye diagram可视化；可导出原始数据供第三方工具分析；拥有业内领先的streaming采集架构与buffer优化策略，最大限度避免丢帧。SerialTek正在成为6.0平台的“默认标准”继NVIDIA选型之后，越来越多的芯片设计与系统厂商也开始转向SerialTek作为主力PCIe 6.0测试工具，尤其是在以下应用场景：AI服务器主板 + GPU卡位的PCIe互联验证DPU、CXL互联SoC的通道兼容性调试SSD控制器对主控平台的全速通道稳定性测试高速Backplane/Retimer链路等物理层健康性捕捉写在最后：用事实赢得顶级客户信任NVIDIA的选型，并不是一个偶然。它背后，是SerialTek团队在PCIe协议栈调试领域十余年的技术积淀，是对PAM4、FLIT、x16同步、LTSSM切换等细节近乎苛刻的掌控力。这不仅代表了SerialTek产品的成熟度，也标志着：在PCIe 6.0 x16全链路调试这个核心领域，SerialTek 已被顶级客户验证为当前“最好”的方案。如您正在开发PCIe 6.0平台，欢迎联系我们：预约现场演示或远程抓取分析获取NVIDIA选型版本的完整参数包申请评估机或POC联合测试后台留言 / 联系我们技术顾问，即可开始属于你的SerialTek调试体验。欢迎留言，后台私信我们，或者直接添加本文底部的联系方式，我们将安排工程师为您提供支持。更多关于PCIe Gen6的测试工具和技术，请下载我们2025/4/23最新更新的白皮书12.2版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.2》。本视频演示的产品请参考章节2。下载链接：链接: https://pan.baidu.com/s/1yHkvnrrWhAiZNxt9CQ4cfA?pwd=n66k 提取码: n66k如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

SerialTek PCIe 6.0 x16 协议分析仪：目前业内唯一能够稳定捕获Clean x16流量的解决方案 今年上半年我们通过一段约一分钟的内部测试视频，清晰地展示了SerialTek公司的PCIe 6.0 x16协议分析仪对完整16个通道（x16）PCIe 6.0信号流量的无损抓取过程。视频画面中SerialTek Gen6协议分析仪稳定、无误码、无Link Recovery事件的抓取效果，已足以让熟悉高速IO调试的工程师为之一振。 这不仅是对SerialTek协议分析能力的一次实力验证，更是在当前行业“万马齐喑”之下，为PCIe 6.0调试工程师带来的少有曙光。尽管多个厂家号称支持PCIe 6.0 x16，但是实际上在当前这个时间结点：SerialTek目前是业内唯一能够在PCIe 6.0 x16全速场景下，稳定抓取clean traffic的协议分析仪厂商。 PCIe 6.0 协议调试的三大难点 自2021年底PCIe 6.0规范正式发布以来，围绕其调试与分析的挑战，业界已有充分共识。进入2024年，这些挑战尤其体现在以下几个方面： PAM4编码带来的容错门槛骤升 与PCIe 5.0的NRZ（非归零）不同，PCIe 6.0转向PAM4（4电平脉冲振幅调制），在数据速率翻倍的同时，也显著降低了信号眼图宽度，对链路质量提出了更严苛要求。 FLIT模式带来的协议语义变化 PCIe 6.0采用了固定长度的FLIT（Flow Control Unit）传输结构，相较前代的TLP传输方式，这对协议解析工具的适配能力提出了新挑战。 x16宽带链路的物理层同步难题 抓取单个lane（x1或x4）尚可，但要实现x16全通道无丢包同步捕获，不仅要求分析仪具备极高的带宽性能，还必须在触发精度、解码逻辑和数据缓存系统架构上做到极致。 SerialTek 成为行业破局者的背后逻辑 在过去一年中，多个厂商尝试对PCIe 6.0信号进行分析，但普遍存在以下局限： 抓取不稳定，频繁发生信号锁失（loss of lock）； 分析仪误报Link Recovery，或错误解码FLIT； 无法完整同步捕获x16全通道流量，甚至只能选择性采样。 而SerialTek在这段实测视频中呈现出的表现，不仅完美实现了x16 full bandwidth数据流的同步无误抓取，并且在无任何链路恢复（Link Recovery）与错误插入（Error Injection）的前提下成功完成分析，这意味着： 链路质量没有被分析仪“拉崩”， SerialTek系统具备优秀的前端模拟匹配能力； 协议解析极其精准， 已完整适配PCIe 6.0 FLIT结构； 缓存与采集架构充裕， 能以高精度捕获和重组全部数据流。 PCIe SIG官方Workshop也在印证行业现状 根据PCI-SIG官方披露，过去三次PCIe 6.X Preliminary FYI Workshop（2024年6月、2024年10月、2025年3月）中，实际参测平台和厂商表现仍处于探索期： 大多数厂商只能实现x4或x8宽度的稳定测试； 极少数厂商能够完成x16的高带宽FLIT数据测试； 很多测试用例依旧依赖对PHY层的改造与调谐； PCIe 6.1的更进一步演进（如Latency Tolerance Reporting）尚未被大范围验证。 这从一个侧面说明：目前业界对PCIe 6.0 x16的全面调试和协议验证仍存在“天花板”。 SerialTek的产品在此背景下能够实现完整x16信道的clean traffic捕获，显然是跳脱行业平均水平的技术标杆。 面向下一代平台测试的优选利器 在AI/HPC服务器平台日益普及的背景下，PCIe 6.0已成为下一代GPU直连、加速卡互联、存储接入的核心高速通道。伴随服务器厂商在2025年陆续推出支持PCIe 6.0的主板与扩展平台，如何验证系统稳定性，将成为产品交付前的关键瓶颈。 而SerialTek的PCIe 6.0分析仪，已经在多个合作客户（包括北美一线GPU厂商Nvidia、存储控制器芯片厂商）中实现小批量部署与联合调试验证，为系统稳定性测试提供了坚实支撑。 视频总结 我们诚挚推荐业内工程师关注并尝试使用SerialTek的PCIe 6.0协议分析仪，尤其在面对x16全带宽的系统测试需求时，这是目前业内极少数甚至唯一经实际验证可实现clean x16 traffic抓取的解决方案。 对于追求零误码、全带宽、PAM4兼容、FLIT结构解析完整支持的研发团队而言，SerialTek，或许就是您目前唯一能选择的“保险方案”。 如需了解更多产品详情、预约演示视频，欢迎私信或联系我们技术团队。 📄 如果您想： - 预约演示视频； - 安排现场或远程抓取验证； - 获取产品规格书与测试案例； 欢迎留言，后台私信我们，或者直接添加本文底部的联系方式，我们将安排工程师为您提供支持。 更多关于PCIe Gen6的测试工具和技术，请下载我们2025/4/23最新更新的白皮书12.2版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.2》。本视频演示的产品请参考章节2。 下载链接： 链接: https://pan.baidu.com/s/1yHkvnrrWhAiZNxt9CQ4cfA?pwd=n66k 提取码: n66k 如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。