logo
  • 首页
  • 产品中心
  • 解决方案
  • 技术专栏
  • 关于我们
  • 首页
  • 产品中心
  • 解决方案
  • 技术专栏
  • 关于我们
  • 【高清视频】CXL 2.0 over Fibre演示和答疑 - 将内存拉到服务器10米之外

    CXL协议出来已经6年半了(2019/3发布1.0版本),感兴趣的朋友可以翻翻我们写的《Saniffer公司PCIe5 and 6.0_CXL_NVMe相关测试技术和工具白皮书_ver12.3》章节10.1,目前业内主要的应用还是集中在CXL type 3 memory expansion扩展应用,简单讲就是通过PCIe总线扩展内存,用来补足通过传统内存条DIMM插槽提供的内存容量不够多的问题。 CXL 1.0重点突出的是单机直连,即CPU插槽只能直连CXL扩展卡;CXL 2.0则增加了针对CXL SWITCH的支持,常见的拓扑是多台服务器server可以通过PCIe cable连接到一个内存池扩展柜,里面使用CXL Switch然后连接到多个CXL 2.0扩展卡。 我们昨天下午搭建了一个环境则是将CXL 2.0服务器通过光缆将一个CXL 2.0内存扩展卡延伸到10米之外,感兴趣的朋友可以直接点击下面的高清视频,里面详细展示了CXL是如何通过光缆进行扩展,基本原理及解释。想购买该套CXL over Fibre环境的朋友也可以参考本文底部的方式联系我们。 我们花费了3个小时处理本期视频并处理添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看!欢迎分享到朋友圈或者与朋友讨论! PCIe 5.0/CXL 2.0 Over Fibre – 通过10 米光缆传输的演示摘要 背景 大规模 AI 训练和高性能计算(HPC)对系统内存容量和带宽的需求不断增长,但传统直连内存通道受限于固定长度和铜缆带宽,导致“内存墙”问题。Compute Express Link(CXL)是一种基于 PCIe 的高带宽、低延迟互连标准,允许主机 CPU/SoC 通过附加设备扩展或共享内存。CXL 2.0 规范在 CXL 1.1 的基础上增加了 内存池化、交换机 与 多主机(端口加速) 支持,使得不同主机能够访问共享的 CXL 内存设备。同时,PCI‑SIG 正在制定 PCIe 光接口工作组,认为基于光的接口可以 扩展传输距离、提高速率并降低功耗。这种趋势为将 CXL 2.0 与光互连结合提供了基础。 演示概述 国内首次“PCIe 5.0/CXL 2.0 over Optics”演示利用光学互连将 CXL 2.0 内存扩展模块与服务器主机分离 10 米 之远(本次演示受制于实际光纤长度限制,实际可以到50米),仍保持低延迟和高吞吐。注意:PCIe/CXL over Fibre和PCIe/CXL over Optics是一个意思!PCI SIG官方一般叫Optics。 演示架构包括: 主机系统 – 配备支持 CXL 2.0 的 CPU/SoC,通过 PCIe 5.0 x8 或 x16 连接光互连适配卡;适配卡将电信号转换为光信号。 光缆链路 – 使用光缆和相应的光收发器,传输距离约 10 米。光信号可大幅降低插入损耗并消除铜缆长度限制,传统 PCIe 铜缆通常只能达到 1–2 米。 CXL 2.0 内存扩展模块(Type‑3) – 远端采用 E3.S 2T 或 AIC 扩展卡形式,内置 DDR4/DDR5 内存,支持热插拔、内存池化和动态容量扩展。模块通过光收发器连接主机,操作系统将其识别为“远端”内存。 该演示展示了跨 10 米光纤实现内存读/写操作,系统延迟仅略高于本地 CXL 连接。这表明光学互连可以满足 CXL 2.0 的时延要求,并为跨机柜甚至跨机架的内存扩展奠定基础。 技术亮点 CXL 2.0 内存扩展模块 E3.S 2T 规范 – Advantech 的 CXL 2.0 Type 3 模块采用 E3.S 2T 封装,通过 EDSSF 标准实现可热插拔、低功耗的内存扩展。在该规范下,模块不仅可扩展服务器内存容量,还能通过 CXL 交换机实现内存池化。 PCIe 5.0 接口 – 模块使用 PCIe 5.0 PHY,提供 32 GT/s 每通道的链路带宽。相较于 RDIMM,CXL 模块可实现更高的每核心内存带宽与 24 % 的带宽提升! 内存池化与共享 – CXL 2.0 允许多个主机通过交换机访问共享的内存池,实现灵活的资源分配。Micron 指出,其 CXL 内存扩展模块能让服务器 OEM 在多个工作负载间整合和扩展内存容量,改善系统性能并降低 TCO。 光互连的优势 长距离低损耗 – PCI‑SIG 光接口工作组认为光学接口可显著扩展 PCIe 的传输距离,并降低功耗。 高带宽适配 – 光互连不仅适用于 PCIe 5.0,还能支持未来更高速的标准。 功耗和热效益 – 光信号在长距离传输中具有更低的损耗和电磁干扰,可显著降低互连功耗,减少服务器内部发热,使系统易于维护。 规范与前沿 CXL 2.0 新功能 – CXL 2.0 引入内存池化和交换机支持,使多台主机通过 CXL 交换机访问共享内存。这种架构允许按需分配远端内存,并支持热插拔和容量动态扩展。 光接口工作组 (PCI‑SIG) – PCI‑SIG 于 2023 年成立 PCIe Optical Workgroup,目标是制定支持光信号的 PCIe 物理层规范。 未来展望 – 随着 CXL 3.0 发布,内存共享、持久内存支持和端到端网络将进一步加强。结合光互连的 CXL 3.0 可构建跨机柜的分布式内存池,为人工智能、大数据分析和云计算提供弹性资源。 总结 本次 PCle 5.0/CXL 2.0 over Optics 演示通过 10 米光缆 将 CXL 2.0 内存扩展模块连接到主机,证明光互连可以在更长距离上保持 CXL 内存语义和低延迟。这是国内首次将光学互连用于 CXL 内存扩展的实机演示,也是推进光学 CXL 标准和产品化的重要里程碑。光互连能够支持从 PCIe 5.0 到 7.0 的高数据速率,并在 10 米甚至 100 米距离内保持极低误码率。随着 业内厂商推出兼容 CXL 2.0 的内存模块,光学 CXL 生态正逐渐成熟。未来,光互连将与 CXL 3.0 相结合,构建大规模可组合的内存池,解决 AI/HPC 的“内存墙”问题,实现数据中心内资源的灵活调度。 下面简单介绍一下本次演示中AOC光缆的光电转换部分采用的LPO方式,这个和400G/800G/1.6T光模块最常使用的DSP芯片方式有什么不同。好多搞PCIe的朋友可能不是熟悉数据通讯领域的光通讯技术,其实可以将DSP芯片想象成PCIe领域的retimer,干的活差不多。下面简单对比一下两种方式。   //* 注意:视频中LPO校对的时候全部写成了LPU,写错了! 在光模块(尤其是高速以太网、PCIe/CXL over optics)领域里,LPO 通常是 Linear Pluggable Optics 的缩写。它与 DSP(Digital Signal Processor)光模块 并列,是两种不同的信号处理方式。 1. LPO(Linear Pluggable Optics) 含义:光模块内部不再集成复杂的 DSP 块,而是采用线性驱动和线性探测(Linear Drive/Receive),尽量保持电信号到光信号的透明映射。 特点: 模块简单,延迟极低(因为没有DSP编解码/均衡/重定时过程)。 功耗较小。 对链路环境要求更高(需要主机/交换机 SerDes 提供很强的均衡与容错能力)。 使用范围: 常见于数据中心 短距应用(如 500m~2km 的直连场景)。 PCIe over Fibre 的一些线性光学方案(因为 PCIe 链路要求超低延迟,无法容忍DSP级的处理延迟)。 新兴的 CPO(co-packaged optics) 和 LPO 模块正在替代部分传统DSP光模块,用来降低系统能耗。 2. DSP 光模块 含义:模块内部带有 DSP 芯片,对高速PAM4信号进行均衡、重定时、FEC前/后处理等。 特点: 容错性强,能补偿链路损耗和抖动。 插拔即用,主机侧对信号质量要求低。 功耗大,延迟增加(通常几十纳秒~上百纳秒)。 使用范围: 长距链路(如10km甚至更远的以太网光模块)。 互通性要求高的网络环境,因为DSP可以屏蔽不同设备SerDes性能差异。 主流 400G/800G 以太网AOC/光模块(QSFP-DD/OSFP)目前大多依赖DSP。 3. 为什么会并存? DSP方案:可靠性强、部署简单,但功耗大、延迟高。 LPO方案:功耗和延迟优势明显,但需要主机侧的高速 SerDes(例如 112G/224G PAM4)具备很强的线性均衡能力。 趋势:在超大规模数据中心,LPO和CPO正在兴起,用来替代部分DSP模块,降低总功耗;但在长距和跨厂商互通场景,DSP模块仍是主流。  一句话总结: LPO(Linear Pluggable Optics)= 简洁、低延迟、低功耗,依赖主机SerDes → 适合短距/对延迟敏感的应用(如PCIe over Fibre、机内互连)。 DSP光模块 = 容错强、长距适用,但延迟和功耗更高 → 适合长距/网络环境复杂的场景。 下面是整理的一份 DSP 光模块 vs. LPO 光模块对比表,我们可以一眼看清两者的核心差异: 对比维度 DSP 光模块 LPO 光模块 (Linear Pluggable Optics) 架构 内置 DSP 芯片,负责均衡、重定时、FEC、抖动补偿 无 DSP,采用线性驱动/探测,信号基本透明直通 延迟 高(几十 ns ~ 上百 ns,取决于DSP处理) 极低(基本只有光电转换延迟,<10 ns) 功耗 高(常见 5~10W+,随速率提升而增加) 低(可比 DSP 模块省 30~50% 功耗) 链路容错性 强,能适应劣质信号链路 弱,依赖主机/交换机的SerDes均衡能力 典型传输距离 中/长距(500m ~ 80km,不同速率和标准) 短距(机内/机架内,500m ~ 2km 常见) 互通性 好,跨厂商环境容易即插即用 一般,需要主机和模块高度匹配 典型应用 以太网长距链路(400G/800G ER/ZR)、城域网、互联机架 数据中心短距互连(机架内、PCIe over Fibre、CPO/LPO新方案) 优点 部署简单,容错强,适应环境广 延迟低,功耗低,适合大规模部署和低延迟应用 缺点 功耗大、延迟高 对主机要求高,生态尚不成熟 总结: DSP 光模块 = “全功能、容错强、长距” → 更适合复杂环境和长距离链路。 LPO 光模块 = “低延迟、低功耗、依赖主机能力” → 更适合短距、延迟敏感(如 PCIe over Fibre、CXL、AI 集群机架内)应用。 那么,我们的演示视频中提到使用DSP技术会有几十纳秒~上百纳秒的延迟,为啥这么大?DSP主要厂家是Broadcom, Marvell,新兴的Credo,Alphawave这类公司也推出了这类DSP,未来市场还有机会吗?下面我们逐一拆解一下: 1. 为什么 DSP 光模块延迟能到几十 ns ~ 上百 ns? DSP 光模块的延迟主要来自于 信号处理链路: ADC/DAC 转换延迟:DSP 模块要把模拟的 PAM4 信号采样成数字码流(ADC),处理后再由 DAC 恢复为模拟波形。这一来一回本身就有几个 ns 的 pipeline。 前向纠错 (FEC):为了降低误码率,DSP 会做编码/解码(如 RS-FEC)。虽然 PCIe Gen6/7 的 FEC 相对轻量,但以太网 400G/800G 模块的 FEC 往往要加 10–100ns 延迟。 均衡与重定时 (DFE/FFE, CDR):DSP 内部需要运行复杂的滤波器和时钟恢复逻辑来补偿链路损伤。根据复杂度,延迟也在 10–50ns 量级。 Pipeline & Buffering:DSP 常有并行处理 pipeline(多级移位寄存器),如果需要小规模缓冲(比如对齐、交织),会进一步带来几十 ns 延迟。 所以常见 DSP 光模块总延迟会在 30–150ns 区间,而 LPO 由于没有 DSP,只是模拟驱动+光电转换,延迟通常 <10ns。 2. DSP 的主要厂商 Broadcom:长期在光模块 DSP 芯片市场占主导,尤其是 400G/800G PAM4 DSP。 Marvell:凭收购 Inphi 切入市场,Inphi 的 PAM DSP 产品线在 400G/800G/1.6T 是重要玩家。 Credo:新兴厂商,专注低功耗 DSP,同时推动 LPO/Linear驱动+AFE 方案,主打“节能替代”。 Alphawave Semi:原本做 SerDes IP,现在也推出面向光模块的 DSP 与 AFE 芯片,试图切入数据中心光互连市场。 其他:MaxLinear、Eoptolink 等也在部分速率段推出 DSP 或 AFE。 3. 新兴厂商的机会 尽管 Broadcom 和 Marvell 占据大部分出货量(尤其是 hyperscale 客户的主流 400G/800G 模块),但新兴厂商仍有机会: 功耗压力:大规模 AI 训练集群要求降低功耗,Credo、Alphawave 提供的 低功耗 DSP / LPO AFE 更有吸引力。 延迟敏感应用:如 PCIe/CXL over optics,不允许 DSP 引入的大延迟,新兴厂商提供的 Linear AFE(无FEC/DSP)更适配。 速率升级:从 112G → 224G → 448G 的过程中,新的 DSP 架构需要重新设计,老大厂的护城河相对变弱,新玩家有切入窗口。 一句话总结: DSP 光模块延迟几十到上百纳秒,主要源于 ADC/DAC、FEC、均衡/重定时处理。Broadcom 和 Marvell 仍是绝对主力,但随着 AI 集群的低延迟、低功耗需求,Credo、Alphawave 这类厂商正通过 LPO/低功耗DSP 找到切入机会。 更多关于PCIe 6.0/CXL的测试工具和技术,请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载): https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询,请访问:访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品;或者添加点击左下角“阅读原文”留言,或者saniffer公众号留言,致电021-50807071 / 13127856862,sales@saniffer.com。  
    2025-09-24 10:50:04
  • USB4 v2 (80G)未来将一统显示接口江湖?(二)

    昨天的《USB4 v2 (80G)未来将一统显示接口江湖》,有朋友读完后说感觉针对USB,雷电Lightning,DP (displayport)和HDMI的介绍有些杂乱,烧脑,所以我们今天将通过简明扼要的方式,分成 四条总线/协议的发展历程 → 为什么逐渐汇聚到 USB4 / USB-C → 谁在推动 → 未来趋势 来回答。另外,如果后续有时间,我们也会讲讲这个USB4 v2 80Gbps对于我们普通个人消费者用来传输数据意味着什么,例如类似于如果将高性能的PCIe/NVMe SSD通过80Gbps接入哪些笔记本或台式机使用从而带来最大的读写性能。1️⃣ DisplayPort (DP)起源:2006 年由 VESA(Video Electronics Standards Association)推出,目标是取代 VGA/DVI,面向 PC 显示器。发展:DP 1.0(2006):2.7 Gbps/lane,总带宽 10.8 Gbps。DP 1.2(2009):支持多流传输(MST)、4K。DP 1.4(2016):8.1 Gbps/lane,总 32.4 Gbps,支持 HDR。DP 2.0/2.1(2019/2022):20 Gbps/lane,总 80 Gbps,采用 USB-C 物理接口,支持 8K/10K。特点:开源、免授权费,带宽提升快,广泛用于显卡、专业显示器。2️⃣ HDMI起源:2002 年由 Sony、Panasonic、Toshiba、Philips 等消费电子厂商推动,主要面向 电视机与家用影音。发展:HDMI 1.x(2002–2009):带宽最高 10.2 Gbps,1080p/3D。HDMI 2.0(2013):18 Gbps,支持 4K60。HDMI 2.1(2017):48 Gbps,支持 8K60/4K120,VRR,eARC。特点:强绑定消费电子,接口体积大,线缆质量和认证严格(HDMI Licensing)。缺点:授权费和兼容性限制,PC 领域逐渐被 DP/USB-C 压制。3️⃣ Lightning起源:2012 年由 Apple 独家推出,替代 30-pin Dock,首发于 iPhone 5。特点:体积小、可正反插,早于 USB-C;支持 USB 2.0/部分 USB 3.0,配合专用芯片进行认证。发展:主要用于 iPhone/iPad 配件生态。受制于 欧盟统一接口法规,Apple 在 2023 年 iPhone 15 系列上改为 USB-C,Lightning 逐步淡出。4️⃣ USB起源:1996 年由 Intel + Microsoft + IBM + Compaq + DEC + NEC + Nortel 联合推出,目标是统一 PC 外设接口。发展:USB 1.0 (1996):12 Mbps。USB 2.0 (2000):480 Mbps。USB 3.0/3.1/3.2 (2008–2017):5/10/20 Gbps。USB4 v1 (2019):基于 Thunderbolt 3 协议,40 Gbps。USB4 v2 (2022):PAM3 信号,80 Gbps,可到 120 Gbps 非对称模式。特点:完全通用,从低速键鼠到高速显卡坞站;USB-C 统一了物理接口。5️⃣ 为什么逐渐融合到 USB4 / USB-C?物理层统一:USB-C 24-pin 接口可同时承载 USB、DP、Thunderbolt、充电(PD),避免了多个接口。DP Alt Mode & HDMI Alt Mode:DP 2.0/2.1 已经完全走 USB-C 物理层。HDMI 也可通过 Alt Mode 在 USB-C 上传输。Thunderbolt 技术贡献:Intel 开源 Thunderbolt 3 → USB4 基于此标准,带来 PCIe/DP/USB 多协议复用。厂商/用户推动:厂商:Intel(Thunderbolt 开源)、VESA(DP Alt Mode)、USB-IF(USB4)、Apple(转向 USB-C)、笔记本 OEM(减少接口数量)。用户:希望“一根线”能搞定充电、数据、视频输出,降低适配器/线材复杂度。6️⃣ 未来发展方向USB-C 成为唯一物理接口笔记本/平板/手机几乎全转向 USB-C。Lightning 已经退出,HDMI/DP 大型接口在消费电子逐步弱化。USB4 / Thunderbolt 融合协议USB4 v2 = 80/120 Gbps,已经能满足 8K/10K 显示、VR/AR 带宽。CXL / PCIe over USB-C 可能成为未来扩展坞/外接显卡的主流接口。DP/HDMI 的“残留角色”HDMI:在电视/机顶盒/家庭影院等 消费影音场景长期存在,因为行业生态深厚。DP:在 专业显示器/显卡继续存在,但多数高端显卡/显示器会额外提供 USB-C/DP Alt Mode。用户视角的趋势未来用户更可能只用一根 USB-C/USB4 线:供电 + 视频 + 数据 + 网络。DP/HDMI 将更多转向“适配器角色”(USB-C → HDMI/DP 转接),而不是直接接口。✅ 总结DP:PC/专业显示接口 → 已完全兼容 USB-C。HDMI:电视/影音接口 → 在消费电子坚持,PC 领域边缘化。Lightning:Apple 专有接口 → 逐步消失。USB (USB4):大一统接口,吸收 Thunderbolt 与 DP,成为未来 PC/移动设备的主力。趋势驱动:Intel(Thunderbolt 开源)、VESA(DP Alt Mode)、USB-IF、Apple(欧盟法规),以及用户对“一线通”的强烈需求。未来格局:USB4/USB-C 物理接口为核心,HDMI/DP 逐渐变成“兼容/转接角色”。关于PCIe Gen6的测试工具和技术,请下载我们Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。白皮书下载链接 (或者点击下面的二维码直接下载):https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询,请访问:访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品;或者添加点击左下角“阅读原文”留言,或者saniffer公众号留言,致电021-50807071 / 13127856862,sales@saniffer.com。
    2025-09-24 10:47:23
  • USB4 v2 (80G)未来将一统显示接口江湖?

    随着前面几年越来越多笔记本,尤其是苹果各类产品全面支持USB4 v1 (40Gbps),以及慢慢除了Apple和苹果之外有公司慢慢支持USB4 v2 (80Gbps),我们发现USB4 v2 使用Type-C接口有趋势未来作为主要的显示接口,当然,它不仅融合了显示,也可以融合PCIe和供电。今天的文章将简单讲讲USB、DisplayPort和HDMI协议的发展历程,并重点分析USB4 v1/v2、DP 2.1/2.1b和HDMI 2.2等最新版本的融合情况。我们将结合实际产品案例(如笔记本电脑、显示器、电视、游戏机和汽车电子)探讨USB Type‑C作为统一物理接口的现状和趋势,包括其在未来消费电子中同时传输数据、视频和电力的可能性。2025年USB、DisplayPort与HDMI协议发展及融合分析USB 协议的发展概述USB(通用串行总线)诞生于1990年代,旨在简化计算机与外设之间的数据线缆种类。在近三十年的发展中,标准不断迭代:早期 USB 1.0/1.1 提供1.5/12 Mb/s传输,2000 年的 USB 2.0 将速度提升至480 Mb/s;USB 3.0 (2008 年)采用全双工架构支持5 Gb/s,随后 USB 3.1 和 3.2 分别扩展到10 Gb/s和20 Gb/s。2014 年推出的可翻转 USB Type‑C 连接器成为统一的物理接口,它可同时传输电源、数据和视频,单线即可实现最高240 W 供电。2019 年,USB‑IF 发布了 USB4 v1 规范,基于 Thunderbolt 3 技术,实现20 Gb/s或40 Gb/s传输,并通过隧道机制将 USB 3.x、PCI Express 和 DisplayPort 等协议复合在一条链路中。USB4 v1 要求使用 Type‑C 接口,并支持 DisplayPort 替代模式 (DP Alt Mode),单线即可同时输出视频和数据。2022 年10 月,USB4 v2 规范发布,引入新的 PAM‑3 信号编码,使被动40 Gb/s线缆也能实现80 Gb/s总带宽,使用主动线缆时可在一个方向达到120 Gb/s。USB4 v2 规范与 DisplayPort 2.1 和 PCIe 4.0 保持对齐,保持向下兼容,并继续通过 Type‑C 接口统一供电、数据和视频。Intel 以 USB4 v2 为基础推出 Thunderbolt 5。Windows Central 的评测列举了其能力:Thunderbolt 5 提供80 Gb/s双向带宽,并可通过“Bandwidth Boost”模式把一个方向提升到120 Gb/s。它支持三台4K 144 Hz或双8K 60 Hz显示器、64 Gb/s PCIe 4.0通道和高达240 W 供电。目前只有少数高端笔记本(如2025 款 Razer Blade 18 和 ASUS ROG Strix Scar 18)采用此接口,但随着 USB4 v2 控制器和芯片上市,预计未来几年内会大量普及。DisplayPort 协议的发展状况DisplayPort 由 VESA 协会于2006 年推出,是面向电脑显示器的全数字接口。早期版本通过差分对传方式提供1.62 Gb/s 至 8.1 Gb/s不等的链路速率,支持多屏菊链和高动态范围。2019 年公布的 DisplayPort 2.0 是一次跨越式升级,新增多种“超高比特率” (UHBR)模式,其中 UHBR10、UHBR13.5 和 UHBR20 分别提供40、54和80 Gb/s总带宽。DP 2.0 采用高效的 128b/132b 编码,可在未经压缩的情况下驱动10K/60 Hz显示器,或通过显示流压缩 (DSC) 实现16K/60 Hz和8K/120 Hz等高分辨率。2022 年10 月,VESA 发布 DisplayPort 2.1。该版本并未提升链路速率,而是强调与 USB Type‑C 和 USB4 的物理层共用,确保 DP 信号可以通过 USB4 隧道传输。VESA 还推出 DP40/DP80 线缆标准,为 40 Gb/s 和 80 Gb/s 应用提供认证线材,并强调 DP 2.1 通过 Panel Replay 等技术提高视频效率。2024 年1 月公布的 DP 2.1a 增加 DP54 线缆规范,将 UHBR13.5 模式下无源线缆的长度提升至两米,便利桌面布线。2025 年初,VESA 宣布 DP 2.1b 即将发布,并展示 DP80LL 主动线缆,可在三米长度下支持80 Gb/s UHBR20 传输,使 DP 2.1 系统的连线长度是原来被动线缆的三倍。。新闻稿强调,DisplayPort 可通过标准接口、Mini DP 或 Type‑C 进行连接,还能作为 USB4 隧道协议,广泛应用于笔记本和汽车显示。HDMI 协议的发展状况HDMI 从2002 年的1.0 版本发展至今主要面向消费电子。HDMI 2.0 (2013 年)将带宽提升至18 Gb/s,支持4K 60 Hz和广色域。HDMI 2.1 (2017 年)采用48 Gb/s 带宽和固定速率链路,支持4K 120 Hz、8K 60 Hz以及可变刷新率 (VRR)、自动低延迟模式 (ALLM) 等游戏功能。2025 年,HDMI 论坛发布了 HDMI 2.2,带宽翻倍到96 Gb/s,新“Ultra96”线缆可传输4K 240 Hz、8K 120 Hz甚至16K 60 Hz无压缩视频。该规范增加了延迟指示协议 (LIP)、增强的音频回传通道 (eARC)、VRR、ALLM、快速帧传输 (QFT) 和快速媒体切换 (QMS) 等功能,并保持向下兼容,但具体产品要到2025 年末才会上市。虽然 HDMI 常用于电视和游戏机,VESA 与 USB‑IF 并未推广 HDMI 2.x 在 USB‑C 上的“Alt Mode”。HDMI Alt Mode 在2016 年推出,仅支持 HDMI 1.4b 特性(最高4K 30 Hz),且之后没有新版本;HDMI 许可方承认不存在新的使用场景,因而停止更新,主流设备普遍转向支持分辨率和刷新率更高的 DisplayPort Alt Mode。这意味着未来 USB‑C 输出 HDMI 信号时,多数情况下采用内置转换芯片将 DisplayPort 信号转换为 HDMI,物理接口仍为 Type‑C。USB 与显示接口的融合DisplayPort Alt Mode —— USB‑C 带来的单线显示DisplayPort 替代模式 (DP Alt Mode) 允许USB‑C 端口直接输出 DP 音频/视频信号,同时携带 USB 数据和电源。VESA 网页指出,DP Alt Mode 可在单线下提供完整的 DisplayPort 性能,包括4K @60 Hz 并行传输 USB 3.1 数据、5K 视频及BT.2020 广色域、HDR 和多声道音频。通过多流传输 (MST),一条 USB‑C 线即可驱动多台显示器,且可向下转换为 VGA、DVI 或 HDMI 显示器。DP Alt Mode 随 USB4 规范继续进化。Cable Matters 在2025 年的指南中指出,USB4 隧道可智能管理数据与显示带宽,DP Alt Mode 2.0 允许在单线中运行最高8K @60 Hz HDR10 或多台4K显示,同时兼容旧版 DP。USB4 v2 进一步提供80 Gb/s(或120 Gb/s 单向)带宽,让 DP 2.1 能在 USB‑C 线上实现4K 240 Hz、8K 120 Hz甚至16K 显示。Synopsys 文章提到,USB4 v2 采用 PAM‑3 编码,可在现有40 Gb/s被动线缆上实现80 Gb/s,在需要时以120 Gb/s 单向传输。HDMI Alt Mode的局限HDMI Alt Mode 允许 USB‑C 设备直接连接 HDMI 显示器,支持 HDMI 1.4b 特性,如最高4K Ultra HD、ARC、CEC 和Dolby 5.1 音频。然而文章指出,该模式推出后几乎停止更新,HDMI 许可方认为没有新的应用场景,因此新设备几乎不支持,取而代之的是支持更高分辨率和刷新率的 DisplayPort Alt Mode。。因此现今市面上的 USB‑C 转 HDMI 线多使用内部芯片将 DP 信号转换为 HDMI,而非真正的 HDMI Alt Mode。Windows 硬件兼容计划推动统一体验微软 2025 年5 月的博客指出,USB4 承诺一根 USB‑C 线即可实现充电、高速数据、多个显示和 Thunderbolt 外设,但现实中约27%的 USB4 PC 因未实现所需的 Alt Mode 功能而弹出“功能受限”通知。为消除这种混乱,Windows 11 硬件兼容计划 (WHCP) 要求移动 PC 上每个 USB‑C 端口均支持 DisplayPort Alt Mode、电源供应以及经 USB‑IF 认证的电气性能。该计划将 USB‑C 端口的功能性从“厂商选择”提升为“强制要求”,确保用户插入显示器时能够正常输出,并要求 WHCP 认证的 40 Gb/s 和 80 Gb/s 端口兼容 USB4 及 Thunderbolt 设备。USB4 与DP/HDMI最新版本的融合进展USB4 v1 与 DP 2.1USB4 v1 隧道支持最高40 Gb/s的总带宽,可同时承载 PCIe 、USB 和 DisplayPort 2.0/2.1 流;通过 DP Alt Mode 2.0 能够在不使用数据通道时提供单向77.4 Gb/s显示带宽,支持8K 60 Hz HDR10 或多台4K 显示。VESA 指出,DP 2.1 把物理层与 USB4 统一,允许 DP 作为隧道协议通过 USB4 传输,并推出 DP40/DP80 线缆确保40 Gb/s 和 80 Gb/s 应用的可靠性。USB4 v2 与 DP 2.1a/2.1bUSB4 v2 规范采用 PAM‑3 编码,在被动 Type‑C 线缆上提供80 Gb/s,主动线缆可实现80 Gb/s 双向或120 Gb/s 单向传输。。该规范与 DisplayPort 2.1 以及 PCIe 4.0 保持同步,允许 DP 2.1 在USB线中以隧道方式运行或直接通过 DP Alt Mode 输出。USB4 v2 还支持240 W 供电,因此能够驱动带独立显卡的笔记本或工作站。2024 年推出的 DP 2.1a 通过 DP54 无源线缆把 UHBR13.5 模式下的线长从1米提高到2米;2025 年即将发布的 DP 2.1b 引入 DP80LL 主动线缆,可在三米距离下传输80 Gb/s UHBR20 信号,延长 DP 2.1 系统的连线长度。新闻稿强调,DP 2.1b 与 USB‑C 的 DP Alt Mode 及 USB4 隧道兼容,是游戏和工作站的重要互联方案。HDMI 2.2 的融合动向HDMI 2.2 通过96 Gb/s 带宽和新 Ultra96 线缆首次触及16K 60 Hz、12K 120 Hz等极高分辨率。然而,HDMI 论坛目前并未推出 HDMI 2.x 的 USB‑C 替代模式;大多数通过 USB‑C 连接电视的方案依然依赖 DisplayPort Alt Mode 并通过转换芯片输出 HDMI 信号。这意味着在 USB4 和 DP 生态内,HDMI 在物理接口层面的融合仍滞后于 DisplayPort。消费类产品实例与趋势笔记本电脑随着 USB4 v2 和 Thunderbolt 5 的成熟,高端笔记本开始采用单一的 USB‑C 端口承担显示输出、供电和高速数据。例如 Razer Blade 18 (2024/2025)和 ASUS ROG Strix Scar 18 (2025)配备 Thunderbolt 5 端口,支持80 Gb/s 双向带宽并可在需要时通过 Bandwidth Boost 提供120 Gb/s 单向传输,以驱动多台4K 144 Hz 或双8K 60 Hz 显示器。这些端口同样提供64 Gb/s PCIe 4.0 通道和240 W 供电,令笔记本可外接 eGPU 或高功率显示器。微软的 Windows 11 硬件兼容计划要求移动 PC 的每个 USB‑C 端口都支持 DisplayPort Alt Mode、USB 供电和 USB‑IF 认证,这将推动厂商在未来数年实现“每个 USB‑C 都能连显示器”的统一体验。因此,未来新款笔记本极有可能取消专用 HDMI 接口,改用 USB‑C 端口通过 DP Alt Mode 或 USB4 隧道输出视频,再通过转接线兼容 HDMI 显示器。显示器与游戏2025 年,DisplayPort 2.1 显示器逐渐上市。Display Ninja 的市场报告提到,MSI MPG 322URX 和 MEG 321URX 显示器内置 DisplayPort 2.1 输入(80 Gb/s UHBR 20)和 USB‑C 接口,支持4K 240 Hz 以及98 W 电力输送。HP Omen Transcend 32 则配备 DP 2.1 (UHBR10) 端口和 USB‑C 接口,支持4K 240 Hz并提供140 W 供电。Gigabyte Aorus FO32U2P 更采用 DP 2.1 (UHBR20) 端口,可无压缩输出4K 240 Hz,同时提供65 W PD 与菊链输出。这些显示器大多采用 USB‑C 作为底座扩展口,方便笔记本单线连接,实现画面、数据和供电同步。在游戏硬件方面,任天堂 Switch 2 配备两个 USB‑C 端口,底部端口通过 DisplayPort Alt Mode 输出视频,而顶部端口仅用于充电和附件连接。在接受媒体采访时,任天堂硬件负责人确认视频输出仅限底部 USB‑C 端口,顶部端口不输出图像。其他掌机(如 Valve Steam Deck 和 Lenovo Legion Go)同样使用 USB‑C DP Alt Mode 连接显示器或头戴式显示眼镜,这使它们能够利用 USB4/DP 生态的高带宽优势。电视机传统电视主要依赖 HDMI 接口,但2025 年出现了支持 USB‑C 视频输入的机型。例如 Hisense U8Q 系列电视采用原生4K 165 Hz Mini LED 面板,并在侧边加入 DisplayPort 1.4 兼容的 USB‑C 端口。该端口允许用户通过一条 USB‑C 线从电脑输出4K 165 Hz 信号,甚至通过“智能刷新”模式提高到288 Hz,并支持 Dolby Atmos 和 DTS:X 音效。这一设计让电视既能兼容传统 HDMI 设备,又为PC 玩家提供低延迟、高刷新率的连接方式,预示着未来高端电视可能逐步加入 USB‑C/DP 输入。迄今为止,这类电视仍是少数,更多厂商将在HDMI 2.2 普及后评估是否引入 USB‑C 作为标准视频接口。汽车电子VESA 新闻稿指出,DisplayPort 是笔记本和汽车内置显示面板的事实标准,它的高带宽和开放标准使其能够驱动多块显示屏,并在汽车领域提供功能安全和对多达16 个感兴趣区域的认证。通过与 USB‑C 共用物理层,车载系统可使用小巧的 Type‑C 连接器连接高清座舱屏幕,实现视频、数据和电源的单线传输。随着 DP 2.1b 延长线缆长度,未来车内布线将更加灵活。其他外设和挑战大量 USB‑C 扩展坞和线缆正在市场上出现。VESA 认证的 DP40/DP80 线缆保证在 USB‑C 接口上实现40 Gb/s或80 Gb/s 传输,新推出的 DP80LL 主动线缆更能在三米长度下保持80 Gb/s。USB4 v2 主动线缆和 Thunderbolt 5 线缆同样提供80/120 Gb/s 带宽和240 W 供电,价格较高。HDMI 2.2 的 Ultra96 线缆仅用于 HDMI 接口,无法直接用于 USB‑C 端口,因此不同接口之间仍需要转换器。对于普通用户来说,区分支持视频输出的 USB‑C 线缆和仅支持数据充电的线缆仍然是一大挑战。微软和 USB‑IF 正在推广更清晰的标识,如“USB 40 Gb/s”“USB 80 Gb/s”,并通过 WHCP 认证要求消除端口功能差异。未来趋势与展望目前,笔记本电脑和移动设备正迅速采用 USB‑C 作为唯一的有线接口,利用 USB4 隧道和 DisplayPort Alt Mode 传输高速数据和视频,并通过 PD 供电。从 Thunderbolt 5 和 USB4 v2 的性能看,一条 USB‑C 线已足以支持4K 240 Hz或8K 120 Hz 显示、64 Gb/s PCIe 通道和240 W 供电,使外设和显示器的连接更简洁。Windows 11 硬件兼容计划强制要求所有 USB‑C 端口支持 DP Alt Mode,这将进一步推动 HDMI 接口在笔记本上的退出。在显示器领域,DP 2.1 及其未来版本为8K/120 Hz甚至16K 提供了足够的带宽,配合 USB‑C 接口的普及,越来越多的显示器将采用 DP 2.1 输入并提供高功率 USB‑C 接口用于笔记本反向充电。HDMI 2.2 虽然提高到96 Gb/s,但目前缺乏与 USB‑C 结合的替代模式,更多像 Hisense U8Q 这样的电视通过 DP Alt Mode 提供 USB‑C 输入。这表明在高端电视市场,DP Alt Mode 有望成为面向PC 游戏的标准接口。游戏主机和移动掌机在短期内可能继续使用 HDMI 端口,因为电视市场仍以 HDMI 为主。不过,像 Switch 2 这样通过 USB‑C DP Alt Mode 输出视频的产品正在出现,其优势在于兼容便携显示器和 AR/VR 头显。随着 USB‑C 成为手机和平板强制标准,更多移动设备将直接通过 DP Alt Mode 输出视频,甚至借助 Thunderbolt 5/USB4 v2 实现连接桌面显卡或外接显示器。综上所述,USB 与显示接口的融合正在改变个人电子产品的连接方式。DisplayPort Alt Mode 结合 USB4 v2 与 Thunderbolt 5 提供的高带宽和供电能力,使 USB‑C 成为未来最有可能统一各类设备的视频接口。HDMI 虽在家庭娱乐领域继续升级,但由于缺乏在 USB‑C 上的等效替代模式,其在移动计算设备中的地位将逐渐被 DP Alt Mode 取代。未来数年,我们有望看到笔记本、显示器、游戏掌机乃至汽车座舱都通过 USB‑C 接口无缝实现数据、视频和电源的统一连接。关于PCIe Gen6的测试工具和技术,请下载我们Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。本文介绍产品请参考chapter 6。白皮书下载链接 (或者点击下面的二维码直接下载):https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询,请访问:访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品;或者添加点击左下角“阅读原文”留言,或者saniffer公众号留言,致电021-50807071 / 13127856862,sales@saniffer.com。
    2025-09-22 09:41:47
  • 【高清照片】深圳光博会看PCIe Over Fibre 实现方案

    上周(9/13-15)到深圳的CIOE(China International Optoelectronic Exposition)大会参观了一下,发现有多家公司演示了其PCIe over Fibre技术。如果你对于如下几个主题感兴趣的话,那么一定要读一下本文的分析:为什么需要PCIe over Fibre技术?它解决了数据中心的哪些需要?目前PCIe over Fibre的具体实现方式有哪几种?国际上哪些大厂以及startup公司已经成功演示了PCIe Gen5/6/7 over fibre方案?我现场看到PCIe over Fibre的两种实现方式:1)CDFP AOC光缆;该实现方式为混合缆,内部除了光纤外,还有单独的多根铜缆用来传输PERST#, CLKREQ#等多个低速信号;2)基于retimer卡的光互连,即,在server的插槽里面插入一张特殊定制开发的PCIe Gen5/6 retimer 卡,CPU的PCIe信号到达该retimer卡经过retimer芯片进行信号整形后,然后经过光引擎将电信号转换为光信号,通过retimer卡外联端面的两个x8端口(一般是QSFP-DD)通过QSFP-DD AOC光缆(或者QSFP-DD光模块+MPO optical cable)传输到对端,每个x8光缆里面除了高速PCIe信号外,还需要将PERST#复位信号也调制到光信号进行传输。对面接收端使用同样的retimer卡将光信号转变为电信号后经过retimer芯片然后送到device (end point)端,例如一张GPU卡。结合上述我现场看到的演示,我也产生了另外几个问题:CDFP接口不是被OSFP和QSFP-DD接口取代了吗?为什么目前数据中心仍然有该接口在使用?为什么PCIe over Fibre实现的时候有的公司仍然还会使用CDFP接口?这个是一个临时过渡手段吗?只是为了存量市场开发的吗?上述两种PCIe over Fibre实现中,方式1使用的混合缆中的铜缆如何解决传输50米或者更长距离衰减的问题;上述两种PCIe over Fibre实现中,方式2使用的纯光缆实现是如何解决将低速信号,例如PERST#调制到光信号进行传输的呢?最后,我们可以看一下PCIe发展和光通讯发展的对应关系,目前我看到是如下的匹配关系:PCIe Gen6 = 64Gbps; 基本匹配Ethernet 56G per lane;  x16 data rate (1Tbps)PCIe Gen7 = 128Gbps;基本匹配Ethernet 112G per lane;  x16 data rate (2Tbps)PCIe Gen8 = 256Gbps;基本匹配Ethernet 224G per lane;  x16 data rate (4Tbps)也就是说,PCIe Gen7 x16 的速率(2Tbps)大概 匹配 Ethernet 224G *8 (1.6Tbps)光模块的速度;换言之,一张网卡如果ethernet采用OSFP 800G端口,那么PCIe接口必须要用PCIe 6.0 x16,例如Nivida CX-8 superNIC网卡;未来,例如明年如果ethernet采用OSFP (或者OSFP-XT) 1.6T端口,那么PCIe接口必须要用PCIe 7.0 x16。最后,用于连接两张PCIe接口卡之间的PCIe over fibre实现的AOC光缆和用于连接两张800G/1.6T网卡之间的AOC光缆之间到底存在哪些不同呢?PCIe Over Fibre 技术综述为什么需要 PCIe Over Fibre?随着数据中心内计算和加速资源的解耦和大规模部署,PCIe 总线的互连距离需求大幅增加。在传统服务器内部,PCIe 通常只能在主板上短距离传输,但在AI/HPC集群中希望跨机架连接 GPU、SSD 等设备,实现资源池化和组合架构。铜缆PCIe连接受限于距离(通常最长仅约3米),即使使用中继retimer也只能扩展到7米左右,两级retimer是规范上限。这远不能满足跨机架、大型集群的需求。采用光纤传输PCIe(即“PCIe over Fibre”)可以突破电连接的距离限制,支持数十米乃至上百米的链路,同时保持PCIe固有的低时延特性。例如,GigaIO公司的GPU集群采用光纤后,可以将多个包含32个GPU的节点跨机架相连,突破铜缆3米的束缚。另一方面,随着PCIe速率提升,长距离电连接变得更加困难和耗能,光连接提供了更好的信号完整性和功耗优势。因此,PCIe光互连被视为未来数据中心内扩展高带宽、低时延互连的关键技术另外,PCIe物理层的发展已经接近铜质连接的极限,信号完整性挑战严峻,频繁使用retimer增加了系统复杂性和功耗。PCIe链路只能使用最多两个retimer(中继器),限制了拓扑扩展。相比之下,光纤链路无需多个级联的电中继即可覆盖更长距离,这对于在保持低延迟的同时实现资源池化至关重要。综上,PCIe over Fibre 能满足数据中心对远距离、高带宽、低时延互连的需求,用于CPU与加速卡/存储之间的直连扩展、跨机架的高速互联,以及未来基于PCIe/CXL的大规模组合架构。PCIe Over Fibre 的实现方式与厂商概览目前业内已经出现多种PCIe over Fibre的实现方案,主要分为有源光缆直连方案和基于Retimer转接卡的方案:有源光缆直连(AOC)方案:通过专用的外部电缆,将PCIe总线的高速差分信号转换为光信号传输。这类方案通常使用特定封装的光收发接口(例如 CDFP 或自定义AOC)将整组PCIe通道通过一根光缆连接两端设备。在CIOE 2025上,有公司展示了采用 CDFP 有源光缆 的PCIe 5.0 x16连接方案:光缆内部包含光纤传输高速信号,并辅以多根铜线传输PERST#、CLKREQ#等低速控制信号。该方案实现了单根光缆承载PCIe x16链路。(下面的红色光缆为现场拍摄的CDFP AOC cable)Retimer光转接卡方案:在主机和设备端各插入一块定制的PCIe retimer光纤转接卡。主机PCIe插槽的信号先进入Retimer芯片进行重定时/均衡,然后通过板载光引擎转换为光信号,经由标准光接口(如双QSFP-DD端口,各承载x8通道)通过光缆传输。在对端,光信号由相同类型的Retimer卡转换回电信号并输出给PCIe设备(如GPU)。这种方案中,每根QSFP-DD光缆传输8条高速通道,并需通过特定机制在光信号中附带传输PERST#复位信号等控制信息。Microchip在FMS 2024展会上联合Amphenol和GigaIO演示了此类方案:使用两根QSFP56-DD光链路实现PCIe 5.0 x16连接。该Demo表明,通过retimer与光模块配合,可在10米乃至更长距离上稳定传输PCIe Gen5信号。国际上多家大厂和初创公司已经成功演示了PCIe Gen5/6/7通过光纤传输的技术原型:Microchip + Amphenol + GigaIO:在2024年展示PCIe 5.0 x16经由QSFP-DD光链路的演示,成功通过两根QSFP-DD AOC实现主机到设备间的Gen5 x16连接。该方案利用Microchip的PCIe交换/retimer芯片、Amphenol的光互连技术,以及GigaIO的FabreX PCIe fabric,扩展了PCIe总线的覆盖范围。GigaIO公司还宣布推出业界首款PCIe Gen5 QSFP-DD光缆产品,可提供x8链路并可捆绑成x16使用,链路长度可达几十米。这些Gen5光缆计划于2024年中投入市场。Samtec:作为高速互连厂商,Samtec推出了 FireFly PCIe光缆 解决方案。在OFC 2025上,Samtec现场演示了PCIe 5.0 x4通过100米光纤环路无误码传输;以及5米光纤连接主机和SSD端点的PCIe 5.0链路(可扩展至100米)。Samtec的FireFly微型光引擎支持x4和x12通道,早在PCIe 4.0时代就已提供光飞线方案,如今正开发32GT/s(PCIe 5.0速率)版本。这类方案主要面向嵌入式和短距互连,但也证明了光传输PCIe高速信号的可行性。Marvell + TeraHop:Marvell在OFC 2025上与初创公司TeraHop合作展示了业界首个PCIe Gen6光纤延伸方案。演示通过集成Marvell Alaska P Gen6 retimer的TeraHop光学转接卡,将PCIe 6.0信号转换为光,在长达10米的 OSFP-XD有源光缆 上实现主机到设备端的稳定连接。同时他们预展了PCIe Gen7 SerDes以128 GT/s经由TeraHop线性驱动光模块传输的能力,预示支持未来PCIe 7.0的升级路径。Marvell作为高速接口芯片大厂,此举展现了其在PAM4高速SerDes和低误码率光传输方面的领先地位。Cadence:EDA/IP厂商Cadence在PCI-SIG DevCon 2024上率先展示了PCIe 7.0(128 GT/s)光连接的原型。该演示采用Cadence自研的PCIe 7.0 控制器/PHY IP,通过非Retimer的线性光链路成功收发128 GT/s PAM4信号,预FEC误码率达到3E-8,优于PCIe 7.0规范要求。这证明了在标准光连接上跑PCIe 7.0的可行性。值得一提的是,PCI-SIG已于2023年8月成立光互连工作组,推动制定光纤PCIe的标准。Cadence的演示作为概念验证,显示了超前的技术储备。Synopsys 与 OpenLight:Synopsys亦宣布实现PCIe 7.0速率光链路的演示,其博客称与硅光子公司OpenLight合作,展示了PCIe 7.0 PAM4在光介质上的传输。这类演示主要证明其PHY IP在128 GT/s下的性能,为未来Optical PCIe做好准备。Alphawave Semi + InnoLight/Amphenol:高速IP公司Alphawave在2024年PCI-SIG DevCon上展示了PCIe 6.0/7.0子系统在光纤和高速线缆上的互通。其中包括:使用InnoLight的线性光OSFP模块实现64 GT/s PCIe 6.0链路,以及与Amphenol的OSFP-XD直连线缆结合,实现PCIe 6.0延伸。此外还有128 Gbps PCIe 7.0 SerDes的测试。这些展示表明IP供应商也在验证光通信介质对下一代PCIe的支持。综上,国际大厂(如Microchip、Marvell、Cadence)和创业公司(如GigaIO、TeraHop)都在积极探索PCIe通过光介质传输的技术,涵盖了当前的Gen5、Gen6以及未来的Gen7代际。这些方案有的已经接近商用(如GigaIO的Gen5光缆、Samtec的FireFly),有的还在实验验证阶段,但都预示着PCIe总线的光互连将成为未来数据中心的重要组成部分。CDFP接口的历史与现状CDFP(Cube, Dual ~ port, Fifteen millimeter pitch)接口最初是为400Gb Ethernet开发的一种大尺寸光模块封装。大约在2014-2015年,CDFP MSA制定了该规格,采用 16个收发通道,每通道25 Gbps 的NRZ速率(总带宽400 Gbps)。当时CDFP是首批400G光模块形态之一,可用于16x25G并行光(如400G-SR16)和DAC线缆等,并支持多模100m、单模2km等目标。然而,CDFP模块体积较大、功耗也较高,面板密度有限,随后更紧凑的400G封装(QSFP-DD、OSFP 等)迅速兴起。业界发现使用8通道50G PAM4(如QSFP-DD)或8通道50G/100G(OSFP)即可实现400G/800G,且兼具更小尺寸和功耗优势。因此在以太网领域,CDFP和另一早期方案CFP8一样,逐渐被QSFP-DD和OSFP所取代,未大规模部署。尽管如此,CDFP并没有完全销声匿迹。在PCIe总线外部互连的特殊场景下,CDFP反而重新获得关注。这是因为CDFP独特的16通道设计非常适合承载PCIe x16链路于单一端口,而QSFP-DD/OSFP仅有8通道,需要两只模块才能传输x16。根据TE Connectivity的资料,CDFP已被PCI-SIG选定为 PCIe Gen5和Gen6的外部电缆接口 之一,并在SNIA的SFF-TA-1032规范中定义。CDFP连接器针对PCIe应用进行了优化,例如特性阻抗采用85Ω以匹配PCIe通道,并保留了必要的PERST#等边带(sideband)信号引脚。CDFP还能支持x8、x4配置以适应不同链路宽度,具有一定的灵活性。目前一些超大规模数据中心和OEM已经在评估或采用CDFP作为PCIe光纤/铜缆延伸方案的接口。因此,虽然在以太网模块市场CDFP早已边缘化,但在PCIe over Fibre领域它扮演着过渡和支撑角色。考虑到现有服务器/存储生态中需要一种成熟的x16高速连接器,CDFP作为标准化的PCIe外部互连接口填补了空白,并非仅针对存量市场,还是有现实需求驱动的选择。展望未来,随着OSFP-XD这类新型模块(可能支持更多通道或专为PCIe设计)出现,CDFP或许会被更优化的方案取代。但就目前Gen5/Gen6而言,CDFP提供了一种可靠的单端口x16光缆互连实现,因而仍然在数据中心一定范围内使用。混合光缆中铜线长距离传输的问题在 方案1(CDFP混合光缆) 中,AOC线缆内部除了光纤传输高速数据,还包含若干铜线用于传送 PERST#、CLKREQ# 等低速边带(sideband)信号。这些铜线在长达50米甚至更长的距离上传输低频数字信号,面临信号衰减和完整性挑战。为克服此问题,工程上采用了多种措施:使用低速、高容限信号设计:边带(sideband)信号如PERST#(复位)通常是低频或单稳态信号(如上电时拉低一次)。这类信号对时延和波形锐度要求相对不高。因此可以以近似直流的方式传输,避免高频损耗。极低频信号在铜线上主要面临电阻压降而非高频衰减,只要线缆选用合适的导线规格,50米范围内仍可可靠拉低/拉高电平。通常系统将PERST#设计为开漏/Open-drain形式,由接收端拉高、电缆线缆传递拉低动作,从而在长线上保持稳定的逻辑电平。这种设计允许主机端通过FET将远端设备的复位线拉低,即使线路有一定电阻和分布电容,也能在需要时把电平拉到有效阈值。增大导线线径与屏蔽:为了减小长距离直流电阻和噪声干扰,混合光缆中的铜线通常选用较粗的线径(更低AWG号)和良好屏蔽/双绞。这降低了信号沿途的压降和干扰耦合,使即使50米外仍能检测到清晰的高低电平转换。此外,低速信号可接受较缓慢的上升沿,因此线缆的分布电容并不会造成逻辑错误,只是稍许延迟信号转换时间。必要情况下的有源驱动:有些设计会在长距离铜线两端加简单的缓冲/驱动电路。例如在AOC模块的端口处,加一级晶体管或缓冲器放大边带(sideband)信号,以确保经过50米传输后电压电平仍达标。这些缓冲电路功耗很低,却能补偿掉长线的压降。在高可靠性要求下,也可能采用差分传输低速信号再在末端恢复单端,以提高抗干扰能力。不过对于PERST#这样低频信号,一般不需要高速差分,简单单端传输已足够。需要指出,通过铜线传输边带(sideband)信号会增加线缆复杂度和成本。但在当前阶段,这是实现完整PCIe链路不可或缺的部分,特别是对于暂未实现完全光传输控制信号的方案来说。混合光缆采用铜线传输PERST#等的做法属于一种折衷:在距离可控(如50米以内)时,设计和验证表明这些低速线路仍然有效可靠。例如PCI-SIG的研究指出,可以通过并行的边带(sideband)线缆传输复位/时钟等信号,只是会让接口设计变得不对称且成本上升。因此50米这个级别通常被视为上限,再远的距离可能就需要改变方案(例如把复位等通过其他方式传输,而非直连铜线)。总的来说,混合AOC中的铜线能够支持数十米距离,靠的是低速信号的宽裕裕量、精心挑选的线材,以及必要的缓冲措施来对抗衰减。纯光缆方案中低速信号如何光传输在 方案2(Retimer卡+纯光缆) 中,没有并行铜线来直接传递PERST#等控制信号,那么这些边带(sideband)信号需通过光链路调制或其它机制传送到对端。这通常采用以下方法:利用光模块的侧带通道:许多高速光模块(如QSFP-DD、OSFP)的规范中带有低速控制和监控通道,例如I²C/SMBus(用于DOM监控)以及一些用户定义的GPIO引脚。在定制PCIe光链路中,可以通过这些现有侧带接口转发复位信号。例如,设计一种协议:当主机端Retimer卡探测到PERST#被拉低时,通过I²C命令或模块的控制引脚通知远端模块,由远端Retimer卡上的控制电路拉低设备侧的PERST#。这种方式相当于在光模块/光缆内部建立一条低速通信信道来传递控制指令。PCI-SIG的资料也提到,许多光接口提供I2C或专用侧带信号,可用于辅助传输诸如PERST#的控制事件。光信号存在性调制:另一种巧妙的方法是不直接发送复位电平,而是通过光信号的存在/中断来表达。例如,当需要复位设备时,让主机端的光引擎暂时熄灭光信号(或以特定模式闪断),远端检测到光信号丢失即可认为进入复位状态。等主机恢复光发射,远端释放复位。这类似于利用“光链路存在”作为PRSNT#或PERST#的指示。早期Avago/PLX公司就演示过类似技术,用光链路的亮灭来生成远端的插拔和复位事件。当然这种方法需要谨慎设计时序,确保区分是真正的链路故障还是有意的复位信号。协议级的协调复位:在更高层次,也可以通过协议/软件协调复位。比如采用PCIe热插拔机制或CXL协议,由主机发送控制消息通知远端设备自行进入复位。这实际上绕过了物理PERST#线,而是依赖上层管理。OCP提出的PCIe扩展规范中也倾向不直接使用诸如PERST#的物理边带(sideband),而通过管理通道处理复位等事件。在Retimer卡方案中,主机和设备端可能各自连接BMC,通过BMC通信协调复位时序。这种方案需要系统层配合,不是纯硬件链路的方法。实际的纯光实现通常综合运用了上述方法中的一种或多种。例如,一些Retimer光扩展卡会在光模块的MODSEL/LPMode等引脚上加载特定编码,远端卡检测这些引脚电平变化后,通过板上逻辑电路在设备插槽触发PERST#。这种调制低速信号到光链路的方案在2015年前后已被Avago(现博通)和PLX等公司验证。总的来说,解决之道是要么借用光模块的管理/控制信道,要么用光链路本身的状态变化来隐式传递信息。随着标准化推进,未来可能会有统一的方法(例如PCIe标准的光链路管理协议)来处理这些边带(sideband)信号。在当前演示系统中,各厂家多为定制实现,其核心思想都是确保远端能够可靠感知主端的复位/唤醒等事件。相比混合线方案,这种方式使光缆更加简洁对称,但实现复杂度提高,需要精心处理同步和误触发,以保证不影响高速数据链路的稳定性。PCIe发展与光通信速率的对应关系PCIe每一代带宽的提升往往对应着同期高速通信链路速率的演进。从目前看,PCIe物理层速率约等于当代以太网单通道光模块速率的两倍,PCIe x16总带宽则大致匹配主流高速光接口的聚合带宽:PCIe Gen6 (64 GT/s):采用PAM4调制,单通道裸速率64 Gbps(实际有效约~128/130编码后60+ Gbps)。这一速率等级与以太网 50G~56G PAM4 每通道速率处于同一时代。当前400G/800G以太网多用50~56 Gbaud PAM4(每通道可承载约100~112 Gbps)的光芯片。PCIe 6.0 x16链路总吞吐约可达1 TB/s(实际约 128 GB/s),恰好能支撑一款800G以太网卡的总流量需求。举例来说,NVIDIA最新的800G NIC(如ConnectX-8)要求主机至少提供PCIe 5.0 x16甚至PCIe 6.0 x16带宽才能不成为瓶颈——PCIe 5.0 x16约每秒64GB,折合512 Gbps,无法充分发挥800 GbE;而PCIe 6.0 x16可达每秒128GB(约1 Tbps),足以匹配800G端口的双向总吞吐。PCIe Gen7 (128 GT/s):采用PAM4,单通道128 Gbps。以太网正迈向单通道100G/112G PAM4的时代,800G光模块多为8×100G,下一代1.6 Tbps模块可能采用8×200G(即200 Gbps PAM4,每通道约 56 Gbaud)。PCIe 7.0 x16理论带宽约2 Tbps(256 GB/s),非常接近1.6T 以太网双端口的总吞吐能力。例如未来推出的1.6 Tbps NIC(可能采用OSFP-XT 1.6T模块)将需要PCIe 7.0 x16来驱动。换言之,PCIe 7.0 x16 ≈ 2Tbps,刚好覆盖1.6T单口网卡(1.6Tbps)的单向流量需求并留有余量。PCIe Gen8 (256 GT/s):虽然PCIe 8.0规范尚未定型,但按照PCI-SIG一贯的倍增路线,Gen8将达到256 GT/s。如果仍采用PAM4,其每通道净吞吐可能约200 Gbps以上。届时业界以太网标准则可能进入224G PAM4每通道(或更高)的时代,对应单模块3.2 Tbps级别。PCIe 8.0 x16总带宽预计可达4 Tbps(500 GB/s量级),可以支撑下一代3.2T甚至6.4T级别网络接口或加速卡的需求。也就是说,每提升一代PCIe,总带宽大约翻倍,基本跟上了高速以太网端口速率翻倍的步伐。这种匹配关系确保了新一代服务器I/O设备(NIC、GPU等)的接口不会因总线带宽不足而“饿死”。例如,当200G Ethernet(每通道200Gbps)光模块成为主流时,只有PCIe 7.0 x16才能充分驱动;而面向未来400G Ethernet每通道的时代,则需要PCIe 8.0 x16来匹配。总的来说,PCIe物理层演进与光通信(尤其以太网链路)呈现协同发展的态势。每一代PCIe x16的总吞吐接近同时期高速网络接口的聚合速率,从而在服务器中实现平衡:处理器<->设备总线带宽 ≈ 设备<->网络带宽。这保证了诸如800G/1.6T网卡、最新GPU等高速设备在PCIe总线不成为瓶颈。例如,当前800G网络卡通常配备PCIe 5.0/6.0 x16,而展望明后年1.6T网络卡将要求PCIe 7.0 x16才能发挥全部性能。PCIe光缆 vs. 以太网光缆:有何不同?用于PCIe over Fibre的有源光缆(AOC)与用于两块800G/1.6T以太网卡互连的光缆在外观和基本原理上可能类似(都是高速光纤通信),但在功能和协议要求上存在显著差异:边带(sideband)信号支持:正如前文所述,PCIe链路除了高速差分信号,还有PERST#、CLKREQ#、REFCLK等边带(sideband)信号需要传递或处理。因此PCIe用的AOC通常需要额外的设计来支持这些低速信号—— entweder是在光缆内铺设铜线(混合缆方案),或者在光模块/转接卡中实现边带(sideband)信号的调制传输。相比之下,标准以太网光模块/光缆几乎没有需要远端传递的复位或低速控制线。以太网链路的控制(如链路协商)都在协议层完成,不依赖额外的线缆引脚。因此,以太网AOC设计上更简单对称,不像PCIe AOC那样需要为每对端维护对等的复位、时钟管理逻辑。在以太网模块中,一般只有模块检测(ModPrsL)和低速I2C管理,用于报告模块存在和监控——这些并不直接参与NIC间的数据协议控制。所以PCIe光缆需要解决边带(sideband)信号传输问题,而以太网光缆则基本不涉及此类额外信号。协议透明度与复杂性:PCIe AOC本质上是在延伸总线,要求对PCIe协议完全透明,不引入新的握手或大的延迟。PCIe链路有复杂的训练和状态迁移过程,包括速率协商、链路宽度协商、错误恢复、L0s/L1低功耗状态、复位等。AOC必须让两端设备认为仍直接相连于同一总线,不能打破这些状态机过程。这往往要求PCIe AOC采用线性直通方式传输信号,避免额外转码/缓存,以保持超低延迟和信号实时性。很多PCIe光模块因此采用线性驱动光学(LPO)形式,没有CDR/Retimer,直接将电信号调制为光。与此对比,以太网AOC则是协议层的点对点连接,链路两端的NIC通过MAC/PHY完成帧发送,光模块内部往往有DSP和FEC处理(例如RS编码纠错)以保证链路误码率。这种设计允许以太网模块存在几十纳秒以上的DSP延迟,因为对网络协议而言这可以接受。而PCIe不能容忍过大的非对称延迟,否则会干扰链路培训和请求—应答的及时性。因此PCIe AOC通常比以太网AOC具备更低的时延需求和更高的信号透明度。简言之,Ethernet光模块多为“黑盒”式转发帧数据,内部可以重定时重打包;而PCIe光模块更像“光纤延长线”,力求不改变信号时序和内容。链路层可靠性机制:以太网有完善的分组重传和FEC机制,允许一定误码率并通过上层协议纠正。而PCIe链路虽然Gen6开始引入了FEC(前向纠错),但仍需极低误码率(1e-6前纠错)和硬件级重试来保证数据可靠。因此PCIe AOC在物理层设计上要保证尽可能接近本地链路的信号质量。例如PCIe 6.0自带轻量FEC延迟很小,AOC不能引入比这多得多的延迟,否则会破坏PCIe LTSSM时序。此外,PCIe AOC要支持链路的电气级流量控制(如暂停符号等)无损通过。Ethernet光缆则无需关心这一点,因为以太网的流控在更高层实现,物理层只管把0/1发送好。所以PCIe AOC往往由专用retimer芯片+线性光模块构成,以维持PCIe链路特性;而Ethernet AOC相当于两端独立MAC/PHY之间的介质,可靠性由MAC层FEC/ARQ保障。互操作性和标准化:目前PCIe光纤互连尚处于发展初期,多数实现是厂商专有或者合作开发,尚未完全标准统一(PCI-SIG正在制定中。不同厂商PCIe AOC之间的互通、兼容性还有待规范。因此在选用PCIe AOC时,往往需要成对使用同型号设备。相比之下,以太网光模块/AOC经过多年标准化,接口参数、协议均严格标准,任意厂商符合标准的800G AOC都能在交换机/NIC间互通。这个区别意味着PCIe AOC生态仍在形成,需要考虑协议复杂性和多样设备类型所导致的兼容挑战。PCIe设备类型丰富(GPU、SSD、网卡等各自实现差异),AOC需适配各种LTSSM行为;以太网设备则较为统一(皆遵循802.3标准帧交换)。因此PCIe AOC在设计上更复杂,也需要和更多生态伙伴配合验证。应用场景差异:PCIe AOC主要用于机内/机架内的点对点扩展(如主机与JBOG/JBOD机箱互连),替代传统PCIe Cable或扩展箱背板。这要求即插即用,透明呈现设备给主机,不引入软协议。而以太网AOC用于网络互联(如服务器到交换机、交换机到交换机),它连的是两个主动通信端点,工作于网络协议栈下层。PCIe AOC更像把两块PCIe 卡“连成一台机器内的直连”,强调的是延伸总线;Ethernet AOC连的是两台设备,各自独立运行协商网络通信。因此在管理上,PCIe AOC可能需要与系统BIOS/操作系统协同(识别出远端设备卡),而以太网AOC对系统来说完全透明,只当作介质,不需要额外的软件支持。综上,虽然PCIe Over Fibre与高速以太网互连都使用光纤传输高速数据,但PCIe AOC更像一条主动的延长线,需要保留总线语义和控制信号,设计难度和复杂度更高。以太网AOC则是纯粹的数据管道,依赖标准协议调控,侧重高吞吐和容错。除了边带(sideband)信号传输这一明显区别外,两者在时延容限、信号处理、标准化程度方面也有所不同。简单来说,PCIe光缆必须“骗过”主机让其以为设备仍插在本地插槽里,而网卡之间的光缆只需保证比特流无误地送达即可。这些差异使得PCIe over Fibre在近期主要面向专门场景由专业方案实现,但随着标准成熟,我们有望看到PCIe光互连像以太网模块一样实现即插即用的成熟生态。关于PCIe Gen6的测试工具和技术,请下载我们Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。本文介绍产品请参考chapter 6。白皮书下载链接 (或者点击下面的二维码直接下载):https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询,请访问:访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品;或者添加点击左下角“阅读原文”留言,或者saniffer公众号留言,致电021-50807071 / 13127856862,sales@saniffer.com。
    2025-09-16 10:08:46
  • 【业内新闻】Win11系统更新KB5063878导致SSD故障的最新报道汇总分析(三)

    前面2周汇总了一下业内关于Win11系统更新KB5063878导致SSD故障的报道,有朋友留言说微软最新有澄清,本文结合官方与业界渠道的最新信息重新为你梳理一下最新进展:最新调查结果与官方声明1. 微软:无证据表明更新导致 SSD 故障Microsoft 经过内部遥测数据、技术支持记录与实验室测试,表示未发现 KB5063878 与 SSD 故障(如数据损坏或盘符消失)之间存在关联。他们再次强调,截至目前并无此类问题的证据支持。2. SSD 控制器厂商 Phison 的调查结果Phison 对传闻中的 SSD 控制器问题展开深入调查,共进行了超过 4,500 小时的测试,涵盖 2,200 次验证循环,目标硬盘系列包括多种品牌与型号。结论是:未能复现任何故障,目前无合作伙伴或客户报告类似失效。事件发展脉络与背景解读目前看来,该事件更可能是某些设备在 极端使用场景(如大文件写入、接近 60% 容量的 SSD)下恰好发生故障,与更新无实质因果关系,而非系统级通病。社区声音与用户反馈片段有用户留言指出:“连续写入 70 GB 后一点事没有,这就是无中生有。” (天津用户 Nahum 的反馈) 反映部分用户并未出现问题,质疑传播的“不实担忧”。(参考之前一期用户留言)此外,一些 Reddit 用户也参与讨论:“I’m sort of leaning towards leaving it alone.” (“我倾向于保持现状,不为此事动摇。”)Reddit虽然也有人分享卸载更新后问题解决的经历,但从官方和行业角度来看,这更多倾向极个例外情况。总结与建议大多数证据显示 该更新(KB5063878)并非导致 SSD 故障的原因。微软与 Phison 均无发现广泛的问题。出问题的情况多见于极端使用场合(如大文件写入、满载压力),可能暴露已有硬件瑕疵。建议如下:及时更新 SSD 固件与驱动,确保硬盘处于稳定状态。避免在 SSD 高占用(≥60%)状态下进行大规模写入操作。若遇问题,使用 Feedback Hub 或官方支持渠道提交报告,详尽记录日志有助于后续诊断。总之,针对此次 SSD 故障指控的“官方最新说明”是:目前没有证据表明 KB5063878 更新直接导致 SSD 损坏,多数专家与厂商认为这是极为罕见的硬件个例,而非更新失误。但是,如果用户在Windows的KB5063878更新之前没有碰到SSD问题,发生问题感觉都是在更新该windows补丁之后,这个如何解释呢?那为什么微软和 Phison 等厂商调查后又说“不是更新导致”?这可能涉及几个层面的解释:1. 因果与相关性的错觉时间先后 ≠ 因果关系 当用户在更新后才遇到 SSD 掉盘或损坏,自然会把矛头指向更新。但 IT 领域很多“更新—问题”现象,本质上可能是“触发条件”和“潜在缺陷”的叠加。 举例:某些 SSD 在固件层本就存在罕见 bug 或寿命隐患。更新过程(尤其是系统文件大规模写入)相当于一次 高强度压力测试,触发了原本潜伏的问题。最终表现为:用户 只在更新后才发现,于是容易把责任归结为更新。2. 更新过程本身就是高压场景Windows 累积更新涉及:几十 GB 级别文件写入/替换大量小文件的随机写入系统分区的挂载/卸载与索引重建这些操作对 SSD 的 写放大、缓存策略、温度管理 都是极大考验。如果 SSD 本身在 寿命临界点 或 固件算法存在缺陷,在这种场景下出问题的概率会显著增加。因此 更新是触发器,但并非根因。3. 区域性或型号集中性很多最初的爆料来自 日本和部分东亚用户,而且高度集中在 Phison 主控 + 某些品牌 SSD。这说明问题可能与:特定 SSD 固件版本本地化软件/杀毒工具与更新的交互使用习惯(例如大型游戏更新、AI 模型下载场景) 有关。全球其他地区用户大量更新后并未复现,这进一步支持“并非普遍性 bug”。4. 心理学与传播效应社交媒体与论坛放大了“更新导致 SSD 损坏”的叙事。即使部分用户的 SSD 本来就可能出问题,也更容易在舆论环境下把责任归因于补丁。这类 “确认偏误”(Confirmation Bias)会让“更新=坏盘”看起来像是唯一解释。5. 官方调查逻辑微软与 Phison 的调查基于 数千小时回归测试 + 遥测数据,未能重现故障。如果是系统级 bug,应该会 大规模普遍出现,而不是只集中在个别型号和场景。因此官方更倾向于:更新只是加速暴露 SSD 固件/硬件缺陷,而不是 bug 本身。📌 总结解释全球用户“更新后才出问题”,可以解释为:更新过程本身是高负载触发条件 → 把潜在缺陷暴露出来。并非更新引入新 bug,而是更新执行的写入模式、数据重构让问题更集中显现。就像一个老旧电源,在平时待机没事,但一旦跑满功耗就熔断。表面上看“功耗测试害的”,实际上是电源本身不行。关于PCIe Gen6的测试工具和技术,请下载我们Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。本文介绍产品请参考chapter 6。白皮书下载链接 (或者点击下面的二维码直接下载):https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询,请访问:访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品;或者添加点击左下角“阅读原文”留言,或者saniffer公众号留言,致电021-50807071 / 13127856862,sales@saniffer.com。
    2025-09-11 14:34:00
  • SD Express是个啥东西?如何测试或者分析它的问题?

    我记得是2012年在深圳的时候,在一家五星级饭店参加一个会议,中途出来接个电话的时候正好看到了旁边正在开的SDA大会,进去听了一会儿,会场发言已经接近尾声,有听众问SD卡啥时候可以支持串行信号,走差分信号,因为SD卡当时仍是走并行总线,已经到了一个瓶颈。我还记得当时主席台上答复说看SD 4.0。现在,我们有时候会听说一个术语SD Express,到底是个啥东西?我们先简单看看它的历史。如果你看到的 “SD卡”,标注支持 PCIe 和 NVMe 规范,那么它很大概率就是 SD Express(Secure Digital Express)卡。🔹 背景:传统 SD 卡只支持 SD 协议,速度受限(UHS-I/II/III 也有上限)。SD Express 是 SD Association 推出的扩展规范,在原有 SD 接口上引入 PCIe 总线 与 NVMe 协议,从而让 SD 卡的存储访问方式与 SSD 一致。这样,SD 卡就可以像 NVMe SSD 一样,获得数 GB/s 级别的吞吐率,主要面向高分辨率影像、工业应用、AI 边缘计算等场景。📌 SD Express 规范发展SD 7.0 (2018)首次引入 PCIe 3.0 x1 与 NVMe 1.3。理论带宽:~985 MB/s。SD 7.1 (2018)扩展到 microSD(即 microSD Express)。SD 8.0 (2020)升级为 PCIe 4.0 x1 / x2,兼容 NVMe 1.4。理论带宽:最高 ~4 GB/s。强调用于 4K/8K 视频、移动工作站、便携设备。SD 9.0 (2022)引入 Advanced Memory Access (AMA),更高效的多队列支持。改善功耗与安全机制,进一步匹配 NVMe 演进。✅ 所以目前最新版本是 SD 9.0(2022 发布)。支持 PCIe + NVMe 的 确实就是 SD Express 系列(包括 SD Express 和 microSD Express)。要确认是不是 SD Express,可以看几个标志:标注 “SD Express” 或 “microSD Express” logo技术参数写明 PCIe/NVMe带宽显著高于 UHS-I/II/III既然SD Express就是使用PCIe和NVMe,那么测试、包括诊断分析就和传统的PCIe/NVMe SSD基本一致,只是需要转接一下。参见下图。下面是使用SerialTek PCIe 训练器测试协议兼容性的图片,需要将上图右侧的M.2接口再次转接到插卡,插入训练器即可进行测试。如果分析问题,只要使用标准的M.2 interposer接口。更多关于PCIe Gen6的测试工具和技术,请下载我们Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。本文介绍产品请参考chapter 2。白皮书下载链接 (或者点击下面的二维码直接下载):https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询,请访问:访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品;或者添加点击左下角“阅读原文”留言,或者saniffer公众号留言,致电021-50807071 / 13127856862,sales@saniffer.com。
    2025-09-08 11:13:49
  • 【图文解释】NAND Flash的电压Vcc/Vccq/Vpp和电流Active/Standby Current到底是啥?

    我们经常听说NAND Flash的Vcc,Vccq, Vpp你知道分别表示什么意思吗?ONFI 5.0规范定义的这些标准电压分别是多少?还有,nand flash的active current和standby current你也经常听说,你知道是啥意思吗?参见下图的NplusT公司的针对2.4GT/s的NAND Flash测试设备的指标截图(注意:下面的电流是active current,如果是standby current则可以监控到uA级别)。需要完整的指标以及详细说明的请参考本文底部的白皮书下载方式,查看Chapter 7.1章节。1. Vcc, Vccq, Vpp在 ONFI 规范的定义和说明这几个电源引脚在 NAND Flash(特别是符合 ONFI 规范的 NAND) 里有明确分工,这里简要梳理一下:1. VCC作用:NAND Flash 核心电路(array、charge pump、控制逻辑等) 的供电电压。电压范围(ONFI 5.0):标准:1.2 V, 1.8 V, 3.3 V 三个档位都有(不同工艺/应用场景)。例如:            低功耗 NAND → 1.2 V 或 1.8 V;传统嵌入式/SSD NAND → 3.3 V2. VCCQ作用: I/O 接口的供电电压,决定了 NAND 与主控(Controller)之间信号线的电平标准。电压范围(ONFI 5.0):1.2 V, 1.8 V, 3.3 V (和 VCC 可不同)。例如:NAND 内部用 1.2 V (VCC),但接口用 1.8 V (VCCQ),以适配控制器。3. VPP作用: 提供高电压专用的供电,用于 Program(写入)和 Erase(擦除) 操作。在早期 NAND(或工艺较老的器件)里,NAND 内部的电荷泵需要外部提供 额外高电压(典型 ~18 V)。在新一代工艺 NAND(3D NAND、先进节点)中,VPP 电压降低,常常作为 辅助电源,用来减轻内部 charge pump 的负担。电压范围(ONFI 5.0):1.8 V ±10%(即 1.62 V ~ 1.98 V)。注意:这是 ONFI 5.0 明确的 标准 VPP 电压,不再是早期的十几伏。4. ONFI 5.0 标准电压总结表引脚功能ONFI 5.0 电压标准VCC核心电源1.2 V, 1.8 V, 3.3 V(依实现不同)VCCQI/O 接口电源1.2 V, 1.8 V, 3.3 V(依接口要求)VPPProgram/Erase 辅助电源1.8 V ±10%(即 1.62 V ~ 1.98 V)📌 要点总结:VCC → 内部核心供电。VCCQ → I/O 电平供电。VPP → Program/Erase 辅助电源(ONFI 5.0 定义为 1.8 V)。其实,了解了这几个电压的缩写和来源,可以加深对于他们的了解,这里简要解释一下:1. 缩写含义VCC来源:最初是 “Voltage at the Collector” 的缩写(因为早期晶体管电路里电源接在集电极 Collector 上)。在现代半导体里:泛指 核心电源电压,已经不再局限于晶体管的 collector。VCCQVCC + Q,其中 Q = I/O (Quad / Queue),行业里通常解释为 “VCC for I/O”。表示 供给 I/O buffer(数据接口)的电源,和内部逻辑核心电源(VCC)区分开。VPP“Programming Power” / “Programming Voltage” 的缩写。专门用于 编程(Program)和擦除(Erase) 时的高电压(后来标准化为 1.8V)。2. 直观类比可以这么记:VCC = Core Core (核心电源)VCCQ = Core for Q (I/O电源)VPP = Programming Power3. NAND Flash 电源分布框图我画一张示意图,把 VCC、VCCQ、VPP 分别对应到 NAND Flash 的不同功能模块:这张图展示了 NAND Flash 的电源分布:VCC(蓝色箭头)→ 给 核心电路 & 存储阵列 供电。VCCQ(绿色箭头)→ 给 I/O Buffer 提供接口电平电源。VPP(红色箭头)→ 专门供给 Program/Erase 高电压电路。这样你就能直观理解:三者电流都走不同的“路径”,但最终都进 NAND 芯片内部。2. NAND Flash的active current和standby current的区别1. 基本概念Active current(工作电流):指 NAND Flash 在执行操作时(比如 读、写、擦 等)所消耗的电流。此时内部的存储单元阵列、电荷泵、电路控制器等都会被激活,电流消耗显著增加。Standby current(待机电流):指 NAND Flash 芯片处于 空闲/待机状态 时的电流消耗。此时核心电路大部分关闭,仅保留少量维持内部状态(例如寄存器、控制逻辑)的电路在工作,所以电流远低于 active current。2. 差别到底在哪?不是不同针脚的电流: 两者都是通过 VCC/VCCQ 电源引脚 提供的电流,只是 NAND Flash 在不同工作模式下的功耗差异。模式的区别:Active current 出现在芯片 执行操作 时。Standby current 出现在芯片 空闲/未执行操作 时。3. 举个例子(数据手册常见参数) 比如某颗 NAND Flash:Active Read Current ≈ 20 mAActive Program (Write) Current ≈ 25 mAActive Erase Current ≈ 30 mAStandby Current ≈ 50 µA可以看到,待机电流比工作电流小了 几个数量级。4. 额外补充有些 datasheet 还会细分 IDLE current(空闲但还没进入深度 standby)和 Deep Power Down current(深度掉电模式,几 µA 甚至更低)。系统设计时,待机电流决定了整机在低功耗状态下的续航表现,而 工作电流影响供电电源的瞬时能力和电源完整性设计。✅ 总结一句:Active current 和 Standby current 是同一电源引脚下,不同工作模式的电流消耗表现,而不是来自不同的针脚。下面是一张 NAND Flash 在 Standby → Read → Program → Erase → Standby 状态下的电流变化曲线图,可以直观看出 Standby current 与 Active current 的数量级差别。更多关于NAND Flash或者新型存储NVM技术的测试工具和技术,请下载我们Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。本文介绍产品请参考chapter 7.1。白皮书下载链接 (或者点击下面的二维码直接下载):https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询,请访问:访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品;或者添加点击左下角“阅读原文”留言,或者saniffer公众号留言,致电021-50807071 / 13127856862,sales@saniffer.com。
    2025-09-05 10:27:47
  • 1
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 39
    • 电话:(021)5080-7071; 131-2785-6862

      在这里输入描述
    • www.saniffer.cn

      在这里输入描述
    • 邮箱:sales@saniffer.com

      在这里输入描述
    • 地址:上海市浦东新区张江路505号1号楼1605-1单元

      在这里输入描述

    关注微信公众号

    上海森弗信息技术有限公司 备案号:沪ICP备2024076352号-1

    版权所有 © 上海森弗信息技术有限公司 技术支持:竹子建站