我们最近的一次技术交流我觉得对于业内从事高速芯片的朋友可能有一定借鉴意义，放在这里供大家参考。我们的交流主要围绕着PCIe 6.0生态发展现状及测试解决方案展开，涵盖了PCIe 6.0 Switch芯片、Retimer技术、CXL内存扩展、分析仪与训练器设备等核心议题，也讨论了当前产业链的实际进展与挑战。PCIe 6.0发展现状协议演进与市场节奏PCIe 6.0规范于2022年1月正式发布，目前处于互联互通测试阶段，已举办五次PCI-SIG兼容性测试活动。第五次PCIe 6.0 Pre-FYI协议兼容性测试（2025年3月下旬）结果显示，协议层兼容性显著提升，但该次不涉及物理层测试。市场普遍预期在2028年底前难以买到支持PCIe 6.0的服务器主机，主要受限于Intel和AMD CPU平台推进缓慢。关键产品供应情况Switch卡：Broadcom PEX90144（144通道）/90080（80通道）是目前唯一可商用的产品，自2024年中开始销售。网卡：NVIDIA基于Maxwell架构的CXL 8端口卡可用SSD：三星明确表示不再推出PCIe 6.0 U.2盘，主流将转向EDSFF形态；企业级SSD仅少量原型机存在，Q3后才可能小批量供货。Micron也基本在Q3 2026小批量供货给CSP大厂。当前可采购的PCIe 6.0设备极为有限。国内PCIe 6.0 Switch/Retimer芯片竞争格局主要参与者国内已有十余家企业涉足PCIe 5.0和6.0 Switch研发，涉及上海、北京、深圳、无锡、成都、珠海等等城市。部分台湾团队也在大陆设立团队，在开发PCIe 5.0/6.0 switch和retimer。技术难点与进度Switch芯片设计复杂度高，涉及多链路协同与错误处理机制，出问题影响广泛。国产个别公司虽然布局较早，但尚未实现量产出货，预计Retimer类产品线会优先落地。多数厂商仍停留在5.0或6.0前期验证阶段，真正具备稳定交付能力者稀少。PCIe 6.0 Retimer与Switch技术解析功能定位差异Retimer用于信号重定时，解决高速长距离传输中的衰减问题。Switch则实现拓扑扩展，支持动态端口重配置（DPR），如将x16拆分为多个x4/x8使用。博通Broadcom集成创新博通PCIe 5.0/6.0 Switch芯片集成了SerialTek协议分析抓包功能，可在内部同时抓取上行至CPU（x16）、下行至盘（x4/x8）等多个链路。具体参见本文底部的PCIe/CXL测试工具白皮书的chapter 2.8章节介绍，或者查阅Saniffer之前公众号文章：售价仅几万美元的PCIe Gen5协议分析仪值得买吗？文章内附35分钟高清演示视频。抓包Buffer较小，需配合过滤策略使用，数据可通过SerialTek协议分析软件解码。CXL 3.0内存扩展应用进展当前瓶颈CXL技术进展缓慢，行业优先级较低，缺乏大规模市场驱动。主流应用场景为Type 3内存扩展，目标解决单机大内存需求（如6TB以上实时数据库）。缺乏成熟操作系统中间件支持，Linux尚可管理直连内存与CXL内存的分级访问，Windows服务器暂不支持。实际部署挑战已有Intel Xeon主板+国产CXL 2.0控制器卡的演示方案，实测延迟增加约100纳秒。具体可以参见我们之前拍摄的多个高清视频，在saniffer公众号查询关键词：CXL。存在通过光/电转化卡+光模块将内存扩展至50米外的技术方案，但额外引入约200纳秒延迟。多数用户仅完成原型验证，因无量产产品而未能落地。PCIe 6.0协议分析仪与训练器解决方案核心优势对比当前市场上，SerialTek的分析仪被公认为全球性能最佳，在PCI-SIG第五次互操作测试中表现领先。测试速度远超竞品：完成1000+用例兼容性测试仅需20分钟，传统品牌需1小时以上；最关键的是SerialTek测试数据的一致性最好。对于这款感兴趣的可以参考我们之前拍摄的的关于PCIe 6.0 PRE-FYI CTS测试的高清视频。支持即插即用式调试，几个月前帮助三星北美团队解决了其它PCIe 6.0协议分析仪无法使用的问题从而促成紧急采购SerialTek PCIe 6.0协议分析仪。国产替代困境高端分析仪单价高达数百万人民币（如SerialTek高端配置达到100+万美元/台），国内企业普遍因成本与融资压力难以承担。国内客户更倾向选择低价方案，但是这形成了“越不用越落后”的循环，对于国产高端PCIe接口芯片的硅后验证和测试进度造成了严重影响。PCIe 6.0故障注入与主动测试工具硬件级异常模拟提供支持PCIe 6.0的故障注入模块，可对电源、Data Lane、Sideband信号进行精确控制。支持导入可控毛刺（Glitch），制造CRC Error、Bit Error等异常，用于验证Retimer/Switch的容错能力。典型配置包含主控模块+接口适配卡（M.2/U.2/EDSFF/插卡）。电压拉偏测试可编程电源模块（PPM）可模拟供电不稳定场景，设定微秒级精度的电压波动曲线（如11.8V→13.5V跳变）。同步记录电压、电流、功耗及Sideband信号状态，采样率最高达25万次/秒，支持长期运行监测。PCIe 6.0高速连接线缆与转接方案品质要求严格高速PCIe 4.0严禁使用淘宝、京东等渠道购买的廉价延长线，此类产品普遍存在信号完整性缺陷，即使能识别也会产生大量CRC错误。推荐采用SerialCables等大厂定制线缆，保证PCIe 5.0和6.0的信号SI,尤其适用于金手指转U.2、EDSFF延长等非标场景。采购现实制约原厂线缆起订量通常为500根以上，单根成本可达数千元人民币，进口还需叠加关税与增值税。国内小批量需求难以匹配生产门槛，导致优质资源获取困难。更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们今天根据全球知名的英国 Quarch公司针对 2026 年 Q1 全球市场的报告里透露出的相关市场信号，和当前 PCIe 6.0 测试生态的发展方向放在一起看，尤其聚焦我们Saniffer频道平时最关注的 SSD、EDSFF、AIC 插卡、OCP/AI 网卡、功耗与 sideband 联合分析这些场景。关注PCIe 6.0测试工具和市场的朋友也可以参考我们去年9月份写的一篇文章：【专题】全球最全面的 PCIe 6.0/CXL 3.0 测试工具方案探讨汇总；或者下载本文底部的针对PCIe 6.0的测试工具白皮书（约2000页）完整阅读。从 Quarch 这份报告我们可以先看出几个非常明确的判断。第一，Quarch 2026 年开局不错，而且销售非常集中：热插拔/故障注入（也称为Breaker） 类产品约占其销售收入的 一半以上，Power 类产品约占约剩余的大部分，其余才是 Physical Layer Switches 和配件；更关键的是，Gen6 产品销售额第一次超过了 Gen5，这说明市场已经从“实验室预研”逐步转向“开始批量建测试工装”的阶段。第二，Quarch 在报告里反复强调 Aon Desktop Drive Enclosure、Gen6 breaker、PAM/PPM、以及后续 U.2 / M.2 breaker 和 Mega PPM，说明Quarch判断未来一段时间客户的购买重点，不只是“能不能抓到协议”，而是“能不能把 SSD、AIC、AI 加速卡、NIC 在真实上电、热插拔、掉电、sideband、功耗、margining 条件下完整测起来”。第三，目前头部企业的动态信息非常值得重视：SanDisk、AMD 和 WDC、SK hynix、Samsung、AMD 和 LSI/Broadcom都在下单，这意味着当前真正持续买单的，仍然是全球头部 NAND/SSD 厂、GPU/加速卡厂、控制器/交换芯片厂和平台厂；其中特别点名 SanDisk 在与 WD 分拆后正在明显加大测试设备投入，这对中国市场的客户其实是一个很强的风向标。我们如果把这份报告和 Quarch 官网产品线合起来看，Quarch 现在并不是把自己定位成“单一测试盒子供应商”，而是在往一整套 Gen6 存储与 AI 硬件测试基础设施走。Aon Desktop Drive Enclosure 被定义成一个桌面级 SSD 测试平台，能够同时提供数据通道、电源、sideband 的控制（hotplug/hotswap/error injection)，支持功耗与数字 sideband 捕获(PAM - power analysis module)，还带有电压 margining 注入口（PPM - programmable power module)和可控散热，这种组合本质上已经不是传统意义上的单一 hotplug/hotswap/error injection/breaker，而是把 hot-plug、fault injection、power analysis、thermal control 这些工程师日常最痛的几件事放到一个工装里。Quarch 官网也明确把它描述为“测试 SSD 所需主要元素的组合”，而且强调其 Gen6-ready，同时又能向下兼容 Gen4/Gen5。对 SSD 方向来说，Aon 和 EDSFF x8 PAM Fixture 代表的其实是两个采购趋势。一个趋势是“整机化、桌面化”：客户希望买到开箱就能干活的 EDSFF 测试平台，而不是自己再拼 breaker、供电、散热、采样、控制脚本。另一个趋势是“协议 + 功耗 + sideband 联合观测”：Quarch 的 Gen6 EDSFF x8 PAM Fixture 明确支持 E1/E3/E3-2T，能够采电压、电流、功耗，同时跟踪 PERST#、CLKREQ#、SMB 信号、REFCLK 状态等 sideband，用于看睡眠功耗、上电浪涌、电源周期行为、主机 PERST 断言时序等。对企业级 SSD 尤其是 EDSFF 盘来说，这正好对应当下最真实的失效模式：不是单纯“盘不认”，而是上电时序、低功耗退出、热插拔恢复、sideband 时序、REFCLK/复位配合、功耗波形异常这类边缘问题。这也解释了为什么 Quarch 报告里把 Aon 放在很显著的位置，并指出全球各地的客户都希望“把 demo 机交到自己手里”进行试用。因为从逻辑上讲，今天 SSD 客户买设备，越来越不是只买一个“协议工具”，而是在买一套能覆盖 bring-up、debug、验证、量产前回归的 bench 级平台。报告中还明确写到，Aon 的定位是“All your EDSFF SSD testing capabilities, one enclosure. Gen6 ready”，这不是宣传话术，而是 Quarch 对当前 EDSFF 市场结构变化的直接回应。再看 Quarch 在 Q1 报告里给渠道释放的 roadmap 信息，也非常值得中国用户注意。报告说得很直白：Gen6 全套产品基本都已可以按标准交期下单，Gen6 U.2 4x1 breaker 原型已经送去制造，4 月会到厂，若验证通过，就会继续向 4x0 和 4x4 breaker 发展；同时其 major hardware projects 仍在按计划推进，特别点名了 Gen6 U.2 / M.2 breakers，以及为 compliance testing 准备的 MEGA PPM，目标是 Q2。换句话说，Quarch 的开发重点正在从 EDSFF、AIC、MCIO 这些已经率先起量的方向，进一步补齐传统 U.2、M.2，以及更重视合规和 margining 的电源类测试能力。这背后其实反映的是 PCIe 6.0 测试市场的一个现实：从协议规范发布到大规模商用，中间有一段很长的“过渡地带”。在这个阶段，最先起量的不是所有形态同时爆发，而是少数几个 form factor 先走。当前最热的还是数据中心和 AI 相关形态：EDSFF SSD、OCP NIC、AIC 加速卡、MCIO/内部线缆互连。Quarch 已经把 Gen6 breaker、Gen6 PAM、Gen6 电源注入夹具、Aon、以及相关适配器做成体系化产品；其官网还明确写到，完整的 Gen6 breakers、power analysers 与 SMPM fixtures （用于物理层信号测试）已可订购。如果把视角扩到整个 PCIe 6.0 测试行业，而不只看 Quarch，就会更清楚 Quarch 现在在补什么位。PCI-SIG 目前仍在持续推进 6.x 协议测试体系。官方对 PCIe 6.x Protocol Pre-FYI Workshop 第5次测试（2026/3/24-27）的说明非常明确：该活动的主要目标，是帮助完善 PCIe 6.X Compliance Program 的 protocol tests，测试重点放在 Link、Transaction 和 Configuration Space，不提供 electrical testing，而且通过该活动测试的产品并不会进入 Integrators List。与此同时，PCI-SIG 2026 开发者大会议程里也明确提到，PCIe 6.0 协议兼容性内容会覆盖 Link/Transaction、Retimer Logical、Lane Margining、Configuration 等项目。也就是说，至少到 2026 年，PCIe 6.0 在行业里仍然处于“协议兼容性测试快速推进、测试覆盖面逐步扩展”的阶段，而不是所有厂商都已经完全进入成熟 CTS 收尾阶段。因此，当下用户真正采购的测试设备，通常不是单一类型，而是几类设备一起上：一类是协议分析/训练/合规测试平台。例如，SerialTek 的 Kodiak Gen6 analyzer/exerciser/CTS设备面向 PCIe 6.0 / NVMe / CXL 3.x，主打 64 GT/s 与多种 interposer 组合，覆盖服务器、存储、AI、网卡等应用。它们解决的是抓包、解码、训练过程、协议错误、状态机、均衡与合规测试流程的问题。SerialTek PCIe 6.0产品的interposer全部集成了Quarch公司的PAM (power analysis module)功能。另一类就是 Quarch 这类“物理控制 + 功耗 + sideband + fault injection”平台。它们不直接替代协议分析仪，而是补协议分析仪最不擅长的部分：电源扰动、热插拔、lane 限宽、掉电恢复、sideband 观测、电压 margining、温控、定制化工装。对 SSD、OCP NIC、AI 加速卡这类设备来说，这些能力往往决定了我能不能把实验室里偶发的问题稳定复现出来。Quarch 自己也把其 Gen6 组合描述成“完整的 Gen6 test ecosystem”，强调不是单产品，而是一套覆盖多关键测试需求的组合。第三类则是“协议分析 + 功耗联合”的联动方案。Quarch 官网专门写了 Integrations，强调与合作伙伴集成时，可以把高分辨率校准功耗分析直接带入协议 trace；而 SerialTek 2025 年发布的 OCP NIC 3.0 / EDSFF Gen6 interposer 资料也写明，它与 Kodiak 平台配合时，可结合 Quarch 的 PAM 做同步协议与功耗分析。这一点很关键，因为对 AI/高性能 SSD 场景来说，现在很多问题既不是纯协议问题，也不是纯供电问题，而是两者耦合。比如盘在某个低功耗状态退出失败，背后可能是 CLKREQ#、PERST#、REFCLK 恢复窗口、电流突变、链路训练时序四者叠加；单独看协议 trace 或单独看电源波形，都不够。结合我们平时一直关注的 SSD 和各类插卡应用，现在全球主要用户在买什么，可以大致归纳成下面几个方向。第一，头部 NAND/SSD 厂和存储团队，正在买 Gen6 EDSFF / U.2 / M.2 相关测试工装。上面重点提到的客户名单里有 SanDisk、WDC、SK hynix、Samsung，这些都直接说明，SSD 与 NAND 生态仍是 PCIe 6.0 测试采购的第一波主力。Quarch 报告里又重点推 Aon、EDSFF 测试、U.2 roadmap，这与市场节奏是吻合的：企业级 SSD 先走 EDSFF，传统 U.2 仍需延续支持，M.2 需求则更多来自客户端、高速本地缓存、验证平台与适配测试，但是受制于接插件等，进展缓慢，感觉可能仍旧是一个过度市场。第二，GPU/AI 加速卡和平台厂，正在买功耗分析、embedded shunt、sideband 观测类工具。Quarch 报告在 PCI-SIG Taiwan 2026 那部分写得很直白：关键客户兴趣包括 AI accelerators 的 power analysis 和 embedded shunts。也就是说，AI 加速卡现在不是只有“链路通不通”的问题，更重要的是大电流、高动态负载下的上电、reset、时钟、稳定性和功耗轮廓，这正是 Quarch PAM/PPM 一类产品的机会。第三，PCIe交换芯片、控制器、平台/主板厂，正在买 AIC、MCIO、OCP、CopprLink 类 Gen6 breaker/interposer。Quarch 官网已经能看到 Gen6 AIC、MCIO breaker 等产品；SerialTek 也已提供 PCIe 6.x OCP3、MCIO、CEM x4/x8/x16、EDSFF/OCP interposers；这说明全球验证重点已经从单一插槽形态扩展到板内线缆、背板、OCP、EDSFF 这些数据中心实际部署形态。那么，Quarch 厂家正在朝哪些产品做开发和推广？从这封报告和官网轨迹看，至少有四条线是非常清晰的。第一条线，是继续把 Gen6 hotplug/hotswap/error injection/breaker 做全，尤其往更多 SSD 和内部互连形态扩展。报告明确提到 U.2 4x1 prototype，后续可能到 4x0、4x4；官网已有 AIC、EDSFF、MCIO 等 breaker，这说明 Quarch 仍把“可控热插拔、lane 控制、fault injection”当作底座能力。第二条线，是把 PAM/PPM 从“配件”升级成主角。报告里 Power 类产品已经约占 30% 收入，PCI-SIG Taiwan 现场客户又重点看 AI 加速卡功耗分析；官网上的 Gen6 EDSFF x8 PAM Fixture、Gen6 PCIe x16 PAM Fixture、Gen6 电源注入夹具、Mega PPM 规划，说明 Quarch 很明确地在押注“功耗+时序+margining”将成为 Gen6 时代的高价值测试点。第三条线，是把测试产品“平台化、桌面化、场景化”。Aon 就是最典型例子。它不是简单把几块板拼一起，而是瞄准 EDSFF SSD 现场验证、FAE 演示、客户 bench bring-up 的真实流程，把多个能力封装成一个更容易卖、也更容易被客户理解的成套设备。报告里甚至把它当作代理商的重点推进对象，直接要求尽快把 demo 送进客户手里。第四条线，是加强与协议分析生态的协同，而不是单打独斗。Quarch 在报告里提到与SerialTek 一起参加 PCI-SIG Taiwan，官网也单独展示 Integrations；从行业角度看，这意味着 Quarch 更像是在抢占“协议仪器之外那一层测试控制与功耗分析”的位置，而不是去和 其它单纯的协议分析主机上正面硬碰。对用户来说，这反而是好事，因为它更容易形成联合方案。如果把这些结论翻译成面向中国市场和用户的直白判断，可以这样说：现在 PCIe 6.0 测试市场，真正开始花钱的主要还是三类客户：第一类是企业级 SSD / NAND 厂；第二类是 AI 加速卡、GPU 平台、OCP NIC 团队；第三类是PCIe交换芯片、控制器、服务器平台和板卡验证团队。大家买得最多的，已经不只是“抓协议”的分析仪，而是“协议分析仪 + breaker/hot-plug/fault injection + PAM/PPM + EDSFF/U.2/OCP 工装”的组合。Quarch 在这个阶段最有竞争力的点，不是把自己做成另一家协议分析仪公司，而是围绕 SSD、AIC、OCP、MCIO、AI 加速卡，把电源、sideband、物理扰动、margining、桌面化夹具这些最难补的部分做成体系。对中国市场而言，这里面最值得重点关注的落地方向有三个。第一，是 EDSFF SSD 尤其 E1/E3 的 Gen6 测试平台建设，因为这已经不是未来式，而是 Quarch 眼下正在强推、头部客户已经在买的方向。第二，是 AI 加速卡/OCP NIC 的功耗与 sideband 测试，因为这块在亚洲现场已经被客户反复提需求。第三，是 U.2 / M.2 的延伸测试市场，虽然可能作为市场过度，但 Quarch 已把它写进 roadmap，说明厂家判断客户很快会补这部分工装。更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们昨天的高清视频演示了使用SerialTek PCIe 6.0 训练器 + Pre-FYI CTS协议兼容性测试用例来测试我们的PCIe 6.0 Host Card （该卡既可以作为RC，可以作为EP；视频中作为PCIe 6.0 x16 EP使用），没有看过可以看这里：【高清视频】今天带你看看PCI SIG的PCIe 6.x Pre-FYI协议兼容性测试到底咋测的？对于使用这张PCIe 6.0 Host Card（也叫Switch Card)自身作为RC(root complex)和各类PCIe 6.0 EP (end point) device建链到PCIe 6.0 x16的高清视频，感兴趣的可以看这里：全球最全面的 PCIe 6.0/CXL 3.0 测试工具方案探讨汇总手把手教你使用如何构建PCIe 6.0链路进行RC和EP测试PCIe 6.0 x16故障注入卡真实环境演示Gen6 Switch 与英伟达 CX8 网卡建链演示总结Gen6 Switch 与英伟达 CX8 网卡建链演示总结（二）今天我们的视频来演示如何通过这套装置来演示测试PCIe 6.0 x16 网卡（Nividia Mellanox 800G SuperNIC网卡）的PCIe 6.0的协议兼容性。下面的文字按照视频讲解顺序来还原视频演示内容，从先介绍设备→说明CX8需要散热→检查软件版本→切换Tester模式→Power on 网卡→建立RC-EP链路→执行测试→查看报告→演示抓包能力，让你身临其境看“我们工程师在现场一步一步演示”，让你了解到PCI SIG官方组织如何在没有真实CPU平台的情况下，验证PCIe 6.0设备的协议行为。一、开场：说明测试目标与对象演示一开始，工程师先说明当前测试场景：使用 PCIe 6.0 Tester（训练器）被测设备是： 👉 CX8 800G 网卡（作为 Endpoint）👉 明确角色关系：Tester → 模拟 RC（CPU）CX8 → 真实设备（EP）二、介绍设备形态接下来工程师切到设备本体，说明几个关键点：1️⃣ 设备本身这台设备既可以做：Analyzer（分析仪）Tester（训练器）👉 当前使用：Tester模式2️⃣ 本地操作能力工程师演示：设备自带屏幕可以直接操作支持网络配置（IP）👉 不依赖外部PC也能使用三、现场环境说明这一段是很典型的“实验室真实情况说明”：1️⃣ 发热问题工程师特别提到：CX8 网卡功耗很高必须加风扇散热2️⃣ 风扇供电风扇直接插在： 👉 测试设备 USB口👉 说明测试设备本身可以提供辅助电源四、软件与版本说明工程师接着讲软件环境：当前 Analyzer版本：3.50.1强调： 👉 客户端软件版本必须匹配否则可能出现：连接问题解析异常五、进入核心：切换到 Tester 模式接下来是关键操作：操作步骤：从 Analyzer 模式切换进入 Tester（训练器）👉 此时设备角色变成：“模拟CPU”六、开始测试（核心演示）1️⃣ 插入被测设备将 CX8 插入测试系统2️⃣ 建立链路工程师说明：现在由 Tester 作为 RC与 CX8（EP）建立 PCIe链路3️⃣ 启动测试👉 核心目标：检查：是否能正常通信协议是否符合规范七、测试完成 → 查看报告1️⃣ 自动生成报告测试结束后：系统自动生成结果2️⃣ 查看方式工程师演示：可以直接在设备 Web界面查看也可以下载报告八、抓包能力演示（附加功能）接下来工程师切到 Analyzer能力：1️⃣ 抓包（Record）可以直接开始抓包2️⃣ 数据存储抓到的数据： 👉 存在设备内部👉 不需要额外抓包电脑九、总结性说明（工程师语气）在演示尾部，工程师强调几个点：1️⃣ Tester的核心价值👉 一台设备可以：模拟 RC测试 EP同时抓包分析2️⃣ 应用场景适用于：PCIe 6.0设备验证互通性测试协议调试十、本次演示内容的简单总结我们这边用一台PCIe 6.0 Tester来模拟CPU，把CX8网卡当作Endpoint插进去，然后建立链路做协议兼容性测试。测试完成后可以直接生成报告，同时如果需要分析细节，也可以切回Analyzer模式抓包看TLP/FLIT行为。整个过程不需要真实服务器，这就是Tester的核心价值。更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们之前公众号中讲过几次针对PCIe 6.0 的协议层CTS测试，也经常提到目前PCI SIG官方组织针对PCIe 6.0的Preliminary FYI 兼容性测试（简称PRE-FYI)，在目前这个阶段，实际上是一个意思，因为针对PCIe 6.0 的electrical物理层和protocol协议层的兼容性测试CTS Spec规范version 1.0还没有最终finalize确定。我们今天就来给你揭开PCIe 6.0 PRE-FYI协议兼容性测试的神秘面纱！下面是之前拍摄的一些使用SerialTek公司的PCIe 6.0 训练器进行测试的视频，感兴趣的也可以在saniffer公众号查找关键词“CTS", "PRE-FYI"等，或者到本文底部根据链接下载PCIe 6.0/CXL 3.0测试工具白皮书。一台可编程的PCIe 6.0主机 + 一套自动化CTS验证平台 + 一个轻量级链路分析系统视频详细解读PCIe 6.0 CTS协议一致性（或者叫兼容性）测试咋测的？为什么 PCIe 6.0 的 CTS比前几代都“折磨人”？当前PCIe 6.0协议兼容性测试CTS进展及SerialTek CTS高清演示我们今天拍摄了一个视频，使用SerialTek PCIe 6.0协议分析仪+训练器，模拟PCIe 6.0 RC(root complex)，来对Saniffer销售的PCIe 6.0 Host Card (也叫switch card)作为EP (end point) 做协议层兼容性测试，业内一般叫CTS，有的工程师也叫它PTC，是一个意思。两周前举行的PCIe 6.x Protocol Pre-FYI Workshop，好多人从来没有参加过这类会议，我们今天的高清视频就是给你介绍一下这个PCIe 6.0协议兼容性到底是如何测试的，相信你看完后就都理解了。后面有时间的话，我们会再拍摄一期测试PCIe 6.0 x16 Nvidia Mellanox CX-8 800G 网卡的协议兼容性的视频。March 24-27, 2026 - Novus Labs - Hillsboro, Oregon The primary goal of this event is to assist in the development of the protocol tests of PCIe® 6.X Compliance Program. Testing will focus on Link Transaction and Configuration Space testing only. There will be no electrical testing offered during this event.为了方便工程师观看，我们针对本期视频并处理添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。我整理了视频里面的关键内容，按照“背景 → 测试体系 → 设备原理 → 实际操作 → 关键结论”来梳理一个文字总结，方便大家参考。一、背景与行业现状1️⃣ PCIe 6.0发展阶段PCIe 6.0规范发布时间：2022年1月11日至今已超过4年，但：实际产品仍然非常少生态处于早期验证阶段👉 当前状态可以总结为：“规范已成熟，产业仍在爬坡”2️⃣ 互联测试（Workshop）进展目前已进行了5次小规模互通测试（Interoperability）：次数时间特点第1次2024年6月问题非常多第2次2024年10月仍有较多问题第3次2025年3月持续改进第4次2025年10月稳定性提升第5次2026年3月重点测试协议层👉 最新阶段：名称：PCIe 6.0 Preliminary FYI Workshop核心：协议层兼容性测试二、测试核心思想（非常关键）👉 当前PCIe 6.0测试的本质：用“模拟设备”替代真实系统，验证互通性测试重点对象👉 主要测的是：Endpoint（EP）设备例如：SSDGPUAI加速卡Switch卡测试方法核心逻辑👉 用一个设备模拟：CPU（RC）或外设（EP）👉 去验证另一端设备的行为是否符合协议三、测试设备架构（重点理解）1️⃣ SerialTek Analyzer + Tester视频核心设备特点：👉 一台设备 = 两种能力协议分析仪（Analyzer）测试器 / 训练器（Tester）2️⃣ 模拟能力（关键能力）设备可以模拟：模式作用RC（Root Complex）模拟CPUEP（Endpoint）模拟设备👉 当前测试场景：用设备模拟RC，去测真实EP3️⃣ 连接结构（非常典型）整体结构：Tester（模拟CPU）↓ TX/RXFixture（治具/被动主板）↓被测设备（EP卡）关键组件：✔ D0 / D1PCIe双向数据通道（TX/RX）✔ S0（Sideband）边带信号（Reset / Clock / 控制信号）✔ Fixture（治具）本质：被动主板功能：提供插槽 + 信号通路四、测试流程（操作步骤）Step 1：切换设备模式从 Analyzer → Tester模式设置为：RC模式Enable FLIT ModeStep 2：连接硬件D0 / D1 → 数据链路S0 → 边带信号Fixture → 插入待测卡Step 3：上电（Power On）👉 必须先上电，否则无法建立链路Step 4：链路训练（Link Training）设置：Speed（Gen1~Gen6）Width（x1~x16）👉 目标： 进入 L0状态（正常工作状态）Step 5：链路复位（关键步骤）👉 做一次Reset：触发重新训练协商速率和宽度👉 可能结果：理想：Gen6 x1（64GT/s）实际：可能降级到Gen5五、调试与优化（核心工程价值）1️⃣ 信号调优（难点）通过：👉 Interposer Settings（关键模块）可以调整：Through Path参数EQ参数信号频率特性2️⃣ EQ（均衡）调节设置Preset值（Tx/Rx）提高信号质量3️⃣ Lane Mapping（重要细节）支持 Lane Reverse（0~15 ↔ 15~0）👉 实际工程中非常常见六、监控与评估指标（最重要）设备提供实时统计：✔ 数据指标TLP / FLIT数量✔ 错误指标CRC ErrorCorrectable ErrorUncorrectable Error核心判断标准👉 重点不是“没有错误”，而是：Uncorrectable Error要尽量低原因：PCIe 6.0（PAM4 + FLIT）完全无错误几乎不现实七、当前PCIe 6.0的真实工程难点字幕中反复强调一个核心问题：👉 信号质量难以做到“完全干净（Clean）”本质原因：1️⃣ PAM4信号复杂对信号质量极其敏感2️⃣ 通道损耗大CPU → PCB → 连接器 → 卡3️⃣ 误码不可避免依赖FEC纠错八、一个非常关键的理解（总结性）👉 当前PCIe 6.0测试的核心逻辑是：不是验证“能不能跑”而是验证：“在有误码的情况下是否还能稳定运行”九、总结（给你一个工程师级一句话）👉 PCIe 6.0测试本质 = “用模拟RC去打压真实EP，在复杂信号环境下验证协议容错能力”更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

PCIe 6.x Protocol Pre-FYI Workshop刚结束2周，同时结合我们最近的一次技术交流，今天来聊聊当前这个时间PCIe与CXL生态的最新进展、测试环境搭建及关键设备选型等等，涵盖从芯片、主控到服务器平台的全链路挑战与应对策略，并对主流分析工具和验证方案进行了深入分析，我们只聊核心大家关注的内容。当然，这里面提到的很多内容我们Saniffer之前也有拍摄过高清视频做过介绍，可以查询相关关键词查找回看。PCIe 6.0 与 CXL 3.0 发展现状PCIe 6.0 推进节奏PCIe 6.0 协议基础规范（Base Spec 6.1）于2022年1月11日发布，距今已四年。      自2024年6月9日首次小规模互通测试以来，已举办五次官方组织的pre-FYI workshop，第五次于2026年3月底（March 24-27, 2026）完成。 目前根据本次PCIe 6.x Protocol Pre-FYI Workshop的PCIe 6.0协议层Compliance测试数据的各厂家的对比corelation分析，SerialTek是所有工具里面最好的一家。第四次测试（2025年10月27日）中，除参与的其中一家公司外，其余厂商产品间互联互通表现良好。      目前仍处于初步阶段，电气合规性（Electrical compliance）与协议层合规性（Protocol layer compliance）规范尚未正式定稿。CXL 3.0 发展受阻CXL 3.0 优先级非常低，因PCI-SIG将重心放在PCIe 6.0兼容性上，导致CXL相关工作推进缓慢。 主流公司发布的PCIe switch目前均不支持CXL switch，一家虽有IP但未推出产品。 国内公司也有尝试研发CXL switch IP，短期内难以量产。服务器与主控芯片供应预期服务器上市时间AMD的Zen6服务器原型机已于初步给到各个server OEM/OD研发中心等合作伙伴进行验证。 验证周期预计长达一年，主流服务器厂家明确表示在2028年底前无法买到Zen6服务器。 英特尔进度更慢，其服务器上市时间将晚于AMD。测试环境构建与关键设备核心测试组件在真实CPU服务器缺位的情况下，需依赖Switch卡、Retimer卡、Redriver卡等构建仿真环境。 Switch卡基于博通芯片，可实现x16上行转为两对PCIe 6.0 x8 MCIO接口，通过Saniffer提供的MCIO X8 to 2* X4 EDSFF female用于连接多块SSD盘。      Retimer卡用于长距离信号增强，防止因走线过长导致信号劣化；前提是先得有PCIe       6.0链路。 Saniffer已具备完整的Gen6配套线缆体系，包括延长线、转接线、金手指转接卡等。NVMe SSD测试配置典型测试环境可接入8-9块SSD盘，通过轮询方式施加压力，验证每块盘是否能达到99.9%的性能达标率。 环境可用于模拟CPU与SSD间的建链过程，支持从Gen1 x4到Gen6 x4的全速率协商测试。PCIe 6.0分析仪与训练器和SSD测试设备选型主流设备对比市面上主流的针对PCIe 6.0的electrical Tx和Rx测试主要来自是德，协议层的CTS测试主要来自SerialTek/Ellisys等公司SerialTek是PCI-SIG官方指定的PCIe 5.0协议层兼容性CTS测试设备。 SanBlaze是UNH-IOL实验室全面采的针对PCIe 5.0/6.0和NVMe 1.0~2.3 SSD进行NVMe compliance，I2C/I3C带外管理，OCP 1.0a~2.6/2.7，以及NVMe over Fabric认证测试的全球唯一工具。SanBlaze 针对SSD研发测试的设备优势内嵌超过2000+个由三星、Intel/Solidigm、Kioxia、SK Hynix、Micron、Marvell、IBM, HPE, Dell，Meta、Microsoft等头部客户贡献的标准或者定制等认证测试用例，开箱即用。 支持OCP 2.6规范认证，且是唯一被微软SR-IOV技术授权的硬件平台支持在SanBlaze硬件内部直接登录用户UNH IOL账户，在设备内运行最新的NVMe一致性测试套件（CTS），无需额外维护PC平台。 提供故障注入功能，可精确到10纳秒级别，远超同类竞品。提供众多针对消费类和企业级特性的测试，例如：NVMe-MI带外和带内VDM测试ZNSSRISTCGSPDMFDPOCPSR-IOV关键物料与信号完整性挑战连接器与接口演进PCI SIG在2024年宣布PCIe 6.0仅保留E1、E3两种规格，U.2和M.2已被官方淘汰。 在个别终端用户的要求下，安费诺（Amphenol）已开发出Gen6 M.2连接器，SerialTek也已支持，但目前看实际应用有限，国内客户有些表示仍旧对于老旧的M.2 U.2可能存在一定的需求。 三星明确表示不会推出Gen6 U.2 SSD产品。信号质量严峻挑战受限于PAM4编码对信噪比的高要求，Gen5/Gen6信号极易劣化。     实测显示，某知名服务器PCIe 5.0的U.2背板的PCIe链路上信号每秒发生高达30万次Link Recovery，严重影响性能。 市场上大部分的服务器背板都有类似问题，这种情况只有通过SerialTek PCIe 5.0和6.0协议分析仪的特殊的“信号高保真”的interposer串接在PCIe链路中间才可以发现。使用高质量PCIe 5.0或者6.0 Switch卡后，Link Recovery次数可降至几乎为零，证明中间链路质量至关重要。      强烈建议避免使用淘宝、京东采购的廉价转接线，必须选用专业厂商例如Saniffer销售的高品质线缆避免测试浪费时间。SSD存储对于NAND颗粒测试需求SS使用的闪存颗粒特性分析市场上NplusT等针对NAND Flash进行特性测试的专用设备可对BGA152/BGA132/BGA154等封装的NAND颗粒进行老化、高低温、读写干扰等特性测试。      通过接触式加热盖板，可精准控制颗粒温度，并实时读取其内部传感器数据，误差小于0.1°C。 下图是NAND颗粒在不同温度下面访问不同page的误码率曲线，大家可以看到差异非常大，所以需要测试。测试发现，随着温度升高，不同访问模式下的误码率曲线差异显著，对ECC算法优化提出更高要求。更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们这两年测试企业级NVMe SSD的controller和盘的时候经常碰到一个术语叫SPDM，另外，我们也经常听到工程师问：你有没有工具可以尝试SPDM？我的SPDM是SPDM over DOE的，等等，诸如此类的东西。SerialTek PCIe 5.0（含）分析仪都支持DOE/IDE协议解码，SanBlaze RM6等产品都支持针对SPDM的上层的功能的自动化测试，我们今天就来讲讲这些基础概念，让大家清楚这些概念都是什么意思。我们今天下面的资料完全基于公开资料（PCI-SIG / DMTF / CXL 等文档）整理的解释，讲一下三个概念 SPDM、DOE、IDE 的定义以及 Host 与 Device 初始化和交互流程，并说明它们之间的关系。上图：SerialTek的PCIe协议分析仪支持DOE/IDE协议解码和诊断分析，训练器支持协议的packet生成上面两图：SanBlaze SSD测试工具提供针对从SPDM 1.0~1.3的完整的测试脚本和测试用例，为业内主流公司所使用一、SPDM 是什么SPDM = Security Protocol and Data Model（DMTF定义）SPDM 是一个 设备安全认证和安全会话建立协议，主要用于：设备身份认证设备固件完整性验证安全会话建立密钥交换SPDM 可以让 两个硬件组件建立安全通信会话，并支持设备身份信息、测量值和证书的交换。SPDM 的核心目标：Device identityDevice authenticationMeasurement(firmware integrity)Secure session establishmentKey exchangeSPDM 在 PCIe / CXL / NVMe 等体系中通常用于：Host 验证设备是否可信设备验证 Host 环境建立安全通信会话二、DOE 是什么DOE = Data Object ExchangeDOE 是 PCIe specification 中的一个 Extended Capability。DOE 提供一个 Mailbox 机制，允许 Host 软件和 PCIe 设备交换结构化数据对象，例如：SPDM 消息安全管理消息设备测量数据换句话说：DOE =PCIe中传输安全消息的通道PCI-SIG文档说明：DOE 允许 Host 与 PCIe 设备之间交换数据对象SPDM 等安全协议可以通过 DOE 传输DOE 的特点：位于 PCIe configuration space使用 mailbox registersHost 通过 config read/write 访问结构示意：PCIe device└─ DOE ExtendedCapability└─ DOE mailboxHost 通过该 mailbox 与设备交换安全消息。三、IDE 是什么IDE = Integrity and Data EncryptionIDE 是 PCIe 的 链路安全机制。IDE 的作用：对 PCIe TLP 数据进行加密提供完整性保护防止数据篡改防止重放攻击IDE 使用 AES-GCM 加密算法对 PCIe 传输的数据包进行保护。IDE 保护的是：PCIe Transaction Layer Packets(TLP)IDE 在 PCIe / CXL 系统中的目标是：防止物理链路窃听防止链路数据被篡改四、SPDM、DOE、IDE 的关系这三个技术的关系是：SPDM↓DOE (transport)↓PCIe↓IDE (link encryption)具体作用：技术作用SPDM认证与密钥协商DOEPCIe上交换SPDM消息IDE用协商出的密钥加密PCIe链路IDE 需要 密钥管理协议（IDE_KM），而这些密钥通常通过 SPDM 会话建立后传输。五、Host 与 Device 的初始化流程在 PCIe / CXL 安全体系中，Host 与 Device 的交互流程大致如下。第1阶段：PCIe设备枚举系统启动时：Host↓PCIe enumeration↓发现device capability↓检测 DOE capability如果设备支持安全功能，会在 PCIe capability 中暴露：DOE capabilityIDE capability第2阶段：SPDM认证流程Host 与 Device 通过 DOE mailbox 进行 SPDM 通信。流程示意：Host                       Device───────────────────────────────── GET_VERSION  ───────────────►◄──────────── VERSION GET_CAPABILITIES ───────────►◄──────────── CAPABILITIES GET_DIGESTS ────────────────►◄──────────── DIGESTS GET_CERTIFICATE ────────────►◄──────────── CERT_CHAIN CHALLENGE ──────────────────►◄──────────── SIGNATURE这个阶段完成：设备身份认证证书验证固件测量验证第3阶段：建立安全会话认证完成后建立 SPDM secure session：KEY_EXCHANGEFINISH此时双方生成：session keysSPDM secure session 支持：encryptionMACreplay protection第4阶段：IDE Key 管理安全会话建立后，Host 通过 IDE_KM 协议配置 IDE 密钥。流程示意：Host                      Device───────────────────────────────── IDE_KM_KEY_SET ───────────►◄──────────── ACK IDE_KM_KEY_ACTIVATE ──────►◄──────────── ACK这些消息在：SPDM secure session内部传输。第5阶段：IDE链路加密启动IDE启动后：PCIe TLP traffic全部通过 IDE 加密。IDE保护：PCIe TLP payload提供：confidentialityintegrityreplay protection六、完整安全初始化流程整个 Host / Device 初始化流程如下：1PCIe enumeration2Host发现DOE capability3  SPDM认证4  SPDM建立secure session5  IDE_KM密钥管理6  IDE链路加密启动7正常PCIe通信架构示意：Host│SPDM authentication│DOE mailbox│PCIe│IDE encryption│Device七、在哪些场景会用到这些机制这些机制主要用于 数据中心和安全计算环境：典型场景包括：1 PCIe设备认证例如：NVMe SSDGPUSmartNICHost需要验证设备是否可信。2 Confidential Computing例如：Intel TDXAMD SEVCXL memory device设备必须通过 SPDM 认证。3 PCIe链路安全IDE用于防止：PCIe链路窃听数据篡改replay攻击八、总结三个概念的核心区别：技术全称功能SPDMSecurity Protocol and Data Model设备认证和安全会话DOEData Object ExchangePCIe上传输安全消息IDEIntegrity and Data EncryptionPCIe链路加密关系：SPDM →建立安全会话DOE  →传输SPDM消息IDE  →加密PCIe链路//* 当前SPDM最新版本是1.3.3，感兴趣的可以直接到下面链接下载：https://www.dmtf.org/sites/default/files/standards/documents/DSP0274_1.3.3.pdf更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们之前拍摄了一个基于Broadcom的PCIe 5.0 PEX89144的144 lane的PCIe 5.0的扩展板 - “一张144 lane Gen5 switch卡，如何在桌面上扩出8个x16 PCIe测试环境？”，但是当时没有连接主机进行lspci的演示，今天的视频补上，感兴趣的可以看一下下面Saniffer视频号的高清视频演示，看看对于你们平时实验室做测试，尤其是是需要扩展8个PCIe 5.0 x16 网卡、显卡、GPU卡、DPU卡、AI加速卡、RAID卡，甚至SSD是否有帮助。一、产品整体定位与核心价值本视频介绍的是一款基于 Broadcom PEX89144（144 Lane） 的 PCIe Gen5 Switch卡，核心定位是：提供多插槽扩展能力（8× Gen5 x16）支持多设备并行测试面向：企业级验证环境多卡测试场景（GPU / SSD / NIC 等）实验室/个人玩家扩展平台👉 核心价值一句话总结：“用一张卡，构建多设备PCIe测试拓扑环境”二、硬件结构解析（板级架构）1️⃣ 插槽与核心芯片8个 PCIe Gen5 x16 插槽中央为散热器，下方为：Broadcom PEX89144 Switch 芯片👉 本质： 一个 144 Lane PCIe交换矩阵2️⃣ 上行接口（Host连接）2 × MCIO x8 Gen5接口用途：连接 Host（服务器或PC）👉 等效带宽：2 × x8 = x16 上行带宽3️⃣ 管理接口Type-C 接口（串口管理）配合管理软件可实现：查看链路状态Switch内部信息调试辅助👉 工程价值：比OS层lspci更底层、更直观4️⃣ 供电设计支持两种供电方式：ATX电源接口PCIe 5.1接口（12VHPWR类）⚠️ 特别强调：必须使用原厂线缆原因：供电时序控制特殊线序（部分pin裁剪）5️⃣ 散热设计Switch芯片发热量大板上提供风扇供电接口默认不配风扇（需用户自备）👉 结论：强制主动散热，否则不稳定三、典型使用方法（搭建流程）Step 1：插入设备任意插槽插入待测设备示例：摩尔线程 GPU（S80）Step 2：供电Switch板供电（必须）Device供电（按需）⚠️ 注意：MCIO接口不提供供电Step 3：连接Host情况1：企业用户使用带MCIO接口服务器直接连接情况2：普通PC / 个人用户需使用转接板：PCIe x16 → 2 × MCIO x8 转接板连接方式：PC PCIe slot↓转接板↓2× MCIO cable↓Switch卡Step 4：关键注意事项（非常重要）⚠️ Lane Mapping（高频踩坑点）必须保证：Lane0–7 ↔ Lane0–7Lane8–15 ↔ Lane8–15否则：❌ 无法正常建链❌ Link训练失败👉 实际工程建议：使用标签标识（视频中已采用）四、系统验证方法（软件侧）使用工具lspcilspci-t（Tree结构）验证逻辑1️⃣ 查看Switch节点 2️⃣ 查看下挂设备 3️⃣ 确认插槽位置映射实例说明GPU插在：第4个插槽系统识别：Switch├─Port0├─Port1├─Port2├─Port3→ GPU（MOORE）👉 结论：枚举正常拓扑正确Switch工作正常五、工程应用价值总结1️⃣ 多设备并行测试平台GPU / SSD / NIC 混插测试AI服务器验证环境2️⃣ PCIe拓扑调试适用于：枚举问题Link训练问题Lane mapping错误多设备冲突3️⃣ 协议分析场景（结合你们业务重点）你可以延伸：插入协议分析仪（SerialTek / Teledyne）插入Exerciser构建复杂拓扑👉 非常适合你们做公众号内容：“一张Switch卡如何模拟AI服务器拓扑”“PCIe多卡不识别的Debug方法”4️⃣ 实验室/展示平台Demo平台客户演示教学培训六、核心注意事项总结（工程Checklist）项目风险Lane接错❌ 无法建链未供电❌ 不工作MCIO误以为供电❌ 设备不上电散热不足❌ 不稳定 / crash线材不规范❌ 时序问题七、一句话总结👉 这张卡本质是：一个可编程、多插槽、高速PCIe拓扑构建平台适用于：AI服务器验证多卡测试PCIe Debug协议分析环境搭建更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。