【每日一题】从DE到Post-Silicon：AI正在吃掉整个芯片开发链条
我们Saniffer频道很多粉丝都是从事涉及PCIe高速接口的芯片研发、设计、验证、测试、支持的工程师，你平时有没有想一想，如果有一天，AI比你更懂PCIe协议栈，你还剩下什么？你有没有遇到过这种场景：凌晨2点，实验室灯还亮着。 你盯着一条PCIe链路——LTSSM卡在Polling状态，怎么都起不来。你已经做过所有“标准动作”：Reset拉低重来换线、换slot调整EQ参数抓log、看TLP甚至开始怀疑REFCLK是不是有问题但问题依然在那里，一动不动。这种时候，经验告诉你： 这不是“不会”，而是“要时间”。 是靠反复试、反复猜、反复验证，一点点把问题逼出来。这也是为什么，一个成熟的PCIe工程师，值钱。但现在，有一件事情正在悄悄改变这个逻辑。越来越多的团队，开始把这些步骤交给AI：自动分析LTSSM状态跳转自动比对历史case自动生成debug路径甚至直接给出“最可能的root cause排序”原来需要1~2天定位的问题， 现在，有些团队已经能在几十分钟内收敛范围。更关键的是——AI不会累，不会情绪波动，也不会“卡思路”。问题来了： 如果AI可以完成80%的调试和验证工作，那剩下的20%，还需要多少工程师？你可能觉得，这还只是“辅助工具”。但如果你把视角拉大一点，从DE、DV，到Post-Silicon，再到FAE，你会发现：AI不是在优化某一个环节，而是在吞掉整个链条。最近硅谷一个越来越常被提到的词是： “永久底层”（Permanent Underclass）它指的不是短期失业，而是——在技术体系中，被永久替代掉的位置。更讽刺的是：最早讨论这个问题的， 不是普通工程师， 而是——正在造AI的那群人。接下来这篇文章，我们不讲空洞的“AI趋势”， 只讲一件更现实的事情： 在芯片研发和测试一线，AI已经具体影响了哪些岗位？ 哪些能力正在快速贬值？哪些能力反而在升值？ 以及——你现在该怎么应对？如果一种 AI 发展的净社会结果，是让更多人在美国滑向失业、住房不稳甚至无家可归，在国内则滑向长期“躺平”、延迟就业和失去上升通道，那么社会并不需要那种发展路径上的 AI。所以，我有的时候也在想，当AI让更多人不快乐时，我们还需要AI吗？但是，真正的问题从来不是“要不要 AI”这个抽象命题，而是：生产率收益由谁拿走，转型成本由谁承担，人的判断权、议价权和基本尊严是否还被保留。昨天虎嗅的一篇文章把这种焦虑概括成“永久底层”，参见《永久底层：硅谷的AI从业者普遍认为，普通人已经“完蛋了”》，这个提法很尖锐，但它抓住了一个真实变化：AI 正在从“辅助”迅速走向“委托”。对半导体工程人群来说，最重要的分界线并不是“白领/蓝领”，而是任务是否结构化、可验证、可被工具链评分。凡是有成熟规格、回归体系、覆盖率指标、日志、波形、ATE 数据、fail bin、root-cause loop 的工作，AI 都更容易先吃掉一层、再吃掉一层。METR 的时间跨度研究也说明了这一点：当前前沿代理在短而清晰、可自动评测的任务上能力提升极快，但在长链条、强上下文、模糊目标的工作上仍不稳；而 ASIC 从 DE、DV 到 post-silicon，恰恰同时包含这两类任务，所以真正发生的不是“一夜清零”，而是先自动化子任务，再压缩团队规模与岗位层级。“永久底层”这篇文章抓住了什么，也夸大了什么作为一篇问题意识极强的评论，这篇文章有两点是说对了的。第一，连 AI 公司自己都已经开始把“劳动力市场冲击”当成公开议题。Anthropic 明确写过，用户正越来越倾向把完整任务直接委托给 Claude，而不是把它当作协作助手；它还专门讨论了在“工资下滑、就业减少、贫富差距扩大”情景下需要考虑的政策反应。Dario Amodei 甚至把强 AI 比作“数据中心里的天才之国”，直言这可能是现代劳动市场最大的变化之一。与此同时，世界经济论坛 在《Future of Jobs 2025》中也记录到：40% 的雇主预计会在 AI 能自动化任务的地方减少用工。但这篇文章如果被理解成“普通人已经完蛋了”，就说过头了。到 2026 年为止，公开证据仍然更支持“岗位重构”而不是“全面塌方”。Anthropic 自己跟踪的 labor-market 研究强调，真正有害的 AI 冲击通常应该先体现为失业上升，但它目前的初步结果还没有显示那种剧烈、明确的结构性失业；国际劳工组织 2025 年更新版也认为，多数工作更可能是被改造，而不是被整块删除。更关键的是，在芯片行业，自动化上升和人才短缺是同时成立的：Deloitte 估计到 2030 年全球半导体还需要新增一百多万名熟练人才，而美国半导体行业协会 估计美国半导体行业到 2030 年还会新增约 11.5 万个岗位，其中约 6.7 万个可能招不满。换句话说，危险不是“行业没工作了”，而是“行业有工作，但工作形态、门槛和人力结构变了”。高速芯片链条里，AI正在怎样逐步替代人在芯片规划、物理实现和后端调参环节，AI 已经不是概念验证，而是商用品。Google DeepMind 在 Nature 论文里把强化学习 floorplanning 描述为能在 6 小时内完成过去常常要几个月的人类工作，之后又公开称 AlphaChip 已用于多代 TPU。商业 EDA 领域里，Synopsys 的 DSO.ai 已经被用于 100 多个 commercial tape-out；公司披露 STMicroelectronics 在云上获得了超过 3 倍的 PPA 探索生产率提升，SK hynix 则拿到了 15% cell area reduction 和 5% die shrink。Cadence 说其 Cerebrus AI Studio 让单个工程师可以同时推进多个 block，而MediaTek 报告某 SoC block 上 die area 缩小 5%、功耗下降超过 6%。Siemens 则宣称 Aprisa AI 带来 10 倍生产率、3 倍算力效率和 10% 更好的 PPA。对做 CPU、GPU、DPU、NIC、SSD controller、AI accelerator，尤其是 PCIe 5.0/6.0 高速芯片的人来说，这直接冲击的是那类靠经验反复调 script、调 flow、调 recipe 的资深实现工程师与 CAD/flow 工程师。在 DE 和 DV 侧，侵蚀更直接，因为这里大量工作天然就是“规格—代码—验证计划—回归—debug”的文本和工具链闭环。Synopsys 最新 Copilot 已能从自然语言生成 RTL、自动修 lint、从规格生成 formal testbench，并给出“2–5 倍更快生产率”“RTL 约 30% 提升”“formal 4–5 倍效率”这类早期客户反馈。Cadence 的 ChipStack AI Super Agent 则公开写明能生成 formal verification plan + SVA 并自动证明，还能生成 dynamic verification plan、UVM sequences、checkers 和 coverage，并做 autonomous triage 和 root cause proposal。Siemens 的 agentic toolkit 里有 Verification Planning Agent；Questa One 的 Property Assist 被 MediaTek 说成能“省下几周工程时间”，Regression Navigator 能“省下几天回归和 debug 时间”。如果把场景代入一个 PCIe 6.0 controller、retimer、CXL endpoint 或 AI NIC：L0p/L1 交互、link width change、flit mode、equalization、error injection、compliance 这些角落状态组合本来就爆炸性增长，而 AI 现在已经在吃掉 verification plan 初稿、SVA boilerplate、UVM sequence skeleton、第一轮 fail triage、coverage gap 分析与 regression 排序这些曾经高度依赖老师傅经验的活。在 post-silicon、PVE、PE/TE、FW test 和失效分析这边，AI 的渗透方式是“先左移，再数据闭环”。NVIDIA 与 Siemens 联合披露，Veloce proFPGA CS 已能在 first silicon 之前几天内抓到万亿级验证周期，把大量软件验证与系统场景测试提前到 pre-silicon。NI 明确说现代化 post-silicon validation lab 的标准化基础设施能够自动化超过 80% 的重复性任务，而 Nigel AI 已能解释 LabVIEW 项目结构、帮助定位设置、解释文档、给出任务操作说明。到了量产测试端，Advantest 的 ACS RTDI 能把 test insight 在同一次 insertion、毫秒级转成 production step；Synopsys 的 Silicon.da 可以处理 petabytes 级 design / monitor / diagnostic / fab / production test 数据，用于 downstream manufacturing、RMA debug 与历史根因分析；Siemens 的 Tessent Diagnosis 直接把 failure analysis 的大量前处理数字化，被称作 failure analysis 的 digital twin。换句话说，PVE、FW/FTE、PE/TE、failure analysis 工程师里最容易被吃掉的，不是最终签字责任，而是那些“肉眼看 log、写胶水脚本、调 tester 参数、做 fail clustering、给 FA 排嫌疑名单”的重复环节。Firmware、应用工程、客户方案工程和现场 FAE 也并不安全。OpenAI 的 Codex 已经能在隔离环境里读写代码、运行 test harness、linters 和 type checkers；Anthropic 对 50 万条 coding 交互的分析显示，Claude Code 的对话有 79% 属于自动化而不是增强。与此同时，Synopsys 的 Knowledge Assistant 承诺在 EDA design / verification / test 栈上把“找答案时间”缩短约 70%；NI Nigel 也能总结文档、解释 dependencies 和项目结构。由此推断，FW/FTE、AE、CSE、field FAE 中那部分“寄存器 bring-up 脚手架、测试脚本骨架、重现步骤编写、文档检索、问答型支持、例行性 trouble-shooting”会被越来越快地压缩。能够留下来的，是那些高歧义、高风险、高责任的部分：复现不稳定的系统问题、跨芯片/板卡/软件栈定位性能断崖、在客户现场协调业务风险和技术取舍、以及在证据不完整时做判断。哪些岗位最容易被蚕食，哪些岗位更能留住议价权最危险的，不是“初级”这个字面标签，而是工作是否可模板化、可验证、可由反馈环推动持续自动改进。因此，高风险岗位包括：DE 里写模块骨架、寄存器映射和大量常规 glue logic 的人；DV 里写 verification plan 初稿、SVA/UVM boilerplate、做 regression scheduling 和 fail triage 的人；FW/FTE 里主要做驱动脚手架、测试脚本、日志清洗与回归自动化的人；PE/TE 里主要做 ATPG 参数搜索、tester recipe 反复试错、良率分析初筛的人；FA 里做大批量 fail case 前处理和嫌疑排序的人；以及 AE/CSE/FAE 里以文档答疑、标准流程支援为主的人。因为这些任务都很接近 METR 所说的“短、清晰、可度量”的任务分布，也和 GDPval、vendor agent 工具最容易吃到的区间高度重叠。相对更能留住议价权的，是那些必须把物理世界、系统上下文、责任归属和业务取舍捆在一起的岗位：跨层系统架构师；真正负责 signoff 的 owner；post-silicon root-cause lead；混合信号、封装、SI/PI、热、可靠性和系统 bring-up 专家；能把客户 workload、板级限制、协议行为、现场现象和公司决策连成闭环的人。它们也会被 AI 增强，但短期内更像“一个人管更多 agent”，而不是“人直接被删掉”。这也是为什么我更倾向于判断，未来几年的主旋律是每个项目所需 headcount 下降、entry-level 入口缩窄、mid-level 中层被压扁、而少数能定义问题和签字负责的人更值钱，而不是芯片工程师整体突然消失。给工程师的建议真正该做的，不是跟 AI 比谁更会吐文本，而是把自己迁移到 AI 最难替代的位置：定义问题、设定验收标准、拥有数据闭环、承担结果责任。对 DE/DV 来说，这意味着把重心从“写更多 RTL / UVM”转向 executable spec、golden reference、scoreboard semantics、coverage intent、signoff criteria；对 FW/FTE 来说，要从“写脚本和小工具”转向“设计 bring-up strategy、telemetry schema、failure taxonomy 和跨层 debug 流程”；对 PE/TE 和 FA 来说，要从“跑流程”转向“做实验设计、因果归因和量产决策”；对 AE/CSE/FAE 来说，要从“答问题的人”变成“把协议、系统、客户场景和商业目标绑起来的人”。这是一个推论，但它和今天自动化最强的区域完全一致：越靠近机器可评分的子任务，越容易被压缩。更具体地说，未来三到五年最稳的路线不是“抗拒 AI”，而是“成为 AI-native 工程师”。一是尽快学会在团队内部搭建 RAG 和 agent workflow，让规格、errata、波形、log、测试记录真正可检索、可评测、可复用；二是把“评估 AI 输出是否可信”的 eval 设计变成你的核心能力；三是向更稀缺的物理直觉靠拢，例如高速接口的 SI/PI、功耗/热、封装、可靠性和系统联调；四是补上产品和客户语境，因为模型天生缺乏真实组织上下文。Synopsys 已经在公开表述里把“工程师必须演化 skillsets and workflows”说得很直白，而 OECD 和 WEF 的最新信号也都更接近“AI 正在重塑工作内容和职业阶梯”，而不是简单的岗位破坏。AI最后可能如何结局我认为，AI 的“结局”主要不是技术问题，而是制度分配问题。以下几种结果最值得参考。受监管的增强型均衡。这是我认为概率最高的一种。AI 大幅提高知识工作的吞吐量，企业减少部分中低层岗位，但培训、转岗、职业认证、便携福利和劳动协商跟上，生产率收益部分回流给劳动者。对芯片行业来说，这意味着团队更小、项目更快、entry-level 更少，但工程职业本身不会消失。ILO 和 Anthropic 都在往这个方向提示：多数岗位更可能被重构，而不是整体冗余。寡头自动化与“永久底层”。这是我们上面虎嗅《永久底层》文章最担心的情景，也是现实中最不能低估的风险：模型公司、云厂、资本和核心 IP 持有者拿走大部分收益，中层知识岗位被长期压价，很多人退化成“AI 监督员”“低价承包者”或间歇性就业者。如果社会补偿和再分配严重滞后，这就会演化成稳定的 underclass。Anthropic 已经把 automation tax、sovereign wealth fund、social services 等讨论摆上台面，本身就说明这个情景并非幻想。强烈反弹与部署减速。如果失业、降薪、入行门槛关闭和社会不满快速上升，很多国家会走向更严格的 licensing、责任追究、行业准入、强制 human sign-off、工会合同和高风险用途限制。芯片行业尤其可能走这条路，因为芯片、算力、制造设备和网络安全本来就是战略基础设施。这样一来，AI 不会消失，但会被更像“核设施”而不是“普通 SaaS”那样对待。危机后再分配与新社会契约。如果前期冲击足够痛，政治系统最后往往会被迫重新分配 AI 租金，包括自动化相关税、公共基金、主权财富基金、面向 care economy 的岗位扩张、以及把算力收益部分社会化。这条路的前提不是技术善意，而是冲突已经大到“非解决不可”。现在一些政策文件已经把“automated labor taxes”“care and connection economy”“AI jobs transition framework”放入讨论范围，说明这种再契约并非遥不可及。我的基线预测是：到 2026–2032 这一段，芯片行业的结局不会是“没有工程师”，而会是“更少的 junior、更薄的 middle、更多由 AI-native senior 工程师带着 agents 完成的项目”。换句话说，真正会被淘汰的不是“工程师”这个职业本身，而是那些只提供可模板化、可验证、可复制劳动的人。如果社会没有把收益分给大多数人，文章里说的“永久底层”就会从修辞变成现实；如果分配机制跟上，AI 就会成为一种提高工程和社会产出的基础设施，而不是把多数人扫地出门的装置。最终决定权，不在模型参数里，而在制度、议价和分配里。开放问题与局限有三点需要坦白。第一，半导体细分岗位级的公开失业数据，到今天仍然远少于软件行业，所以我对“具体哪类芯片岗会先被裁掉多少”只能做结构性判断，不能给出高置信度的精确数字。第二，很多 EDA 厂商提供的 uplift 数字属于 vendor 或客户案例，方向非常可信，但幅度在不同公司、流程成熟度和项目类型之间会差很多。第三，你附的文章更适合当作“风险感受和问题意识”的放大镜，而不应被当作所有细节都已独立证实的事实总表。近期外部报道可作补充参照：- theguardian.com //* ‘Wake up to the risks of AI, they are almost here,’ Anthropic boss warns- investopedia.com //* Anthropic Study Reveals Which Jobs Are Most Exposed to Real-World AI Risks- businessinsider.com //* Companies laying off staff this year include Meta, Amazon, and Oracle — see the list更多关于PCIe, NVMe, SATA, SSD, CXL等的测试工具和技术，请下载Saniffer公司2026.2.24最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。
