业内开发PCIe 5.0 M.2 SSD盘的公司，以及验证测试第三方PCIe 5.0 M.2 SSD盘的公司的一个共同苦恼就是，一般的工作站，PC或者笔记本电脑没有那么多M.2插槽，同时还提供较好的SI信号。Saniffer公司提供的下面方案可以完美解决这个问题，并且该方案还可以针对测试过程中出现问题的M.2 SSD进行热插拔操作，感兴趣的可以参考下面的工程师的高清演示。感兴趣的朋友也可以参考本文的底部的《测试白皮书》的Chapter 5.4 常用PCIe Gen 4/5/6 JBOF测试盘柜获取更多信息。 为了方便工程师观看，我们针对本期视频并处理添加了中、英文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 视频总结：PCIe Gen5 Switch 卡+盘柜连接 M.2 SSD 演示 1. 实验目的 演示如何利用 Gen5 NVMe 盘柜 + PCIe Switch 卡 + MCIO 线，将一张 M.2 NVMe SSD 安装到 Gen5 盘柜托架中，通过 PCIe Gen5 链路实现识别，并验证链路速度、端口状态以及管理接口可用性。 2. 硬件结构与连接方式 2.1 盘柜结构 Gen5 盘柜支持 插入 8 个盘位托盘： “这个盘柜可以接，插八张盘。” 每个托盘上可以安装 M.2 转接模块： “托盘上面拧了一个这个 E3 转 M.2 的转接卡，然后 M.2 盘插到这。” 2.2 Switch 卡与 MCIO 连接 PCIe Switch 卡插在主板 PCIe 插槽： “Switch 卡，就直接插到这个 PCIe 插槽，主板插槽就可以了。” 托盘的 MCIO 接口必须与盘柜对应端口相连： “Switch 卡这边接哪一个口都可以，但这边必须得接你插盘的那个口。” 如果使用盘柜全部 8 个插槽，需要两张 Switch 卡（每卡 4 个端口）： “8 个口的话，对应到这边 Switch 卡，可能要接两张，一张 Switch 卡是 4 个口。” 3. 上电顺序（关键步骤） 必须严格按顺序进行： 步骤 动作 ① 先给盘柜上电 ② 再给主板及 Switch 卡上电 “一定要先给盘柜上电，然后再给主板上电。” 4. 成功识别 & 状态指示灯判断 4.1 判断 Switch 卡 LED 如果找到盘，对应位置的 LED 熄灭 未插盘的端口 LED 点亮 “能找到盘的话对应的 Switch 卡上的这个灯是要灭掉的，下面三个没有插盘的是亮的。” 5. 系统识别验证 (操作系统识别) 系统启动后能看到盘： “可以找到这张盘。” 可以看到其 Bus/Device/Function 信息： “我们可以看到这个盘，BDF 是 05。” 链路速度正常： “这里，这个是 Gen5x4 都 OK 的。” 没有错误： “下面也都是这个减号，没有错误。” 6. Switch 卡 & 盘柜管理接口验证 6.1 连接 Switch 卡管理口（Type-C） 使用 Tera Term 串口登录，无需设置波特率： “Tera Term 软件打开之后，选择串口直接，不用选波特率。” 输入 help 可查看命令： “比如说你打个 HELP，它就一些提示命令，有些升级的，有设置端口的。” 查看端口速率： “showport… 现在可以看到在 port 16，就是 Gen5x4。” Switch 上行带宽： “最大也是 Gen5x4，它的上行是 Gen5x16 的，就是插主板这个槽。” 6.2 连接到盘柜管理口（Type-C） 拔到盘柜管理口后再次 help： “注意它命令是不一样的… 它这边是 showslot。” 显示 slot 识别到 M.2： “可以看到我们在 slot1 上插了一个 M.2 的盘。” ✅ 总结结论 项目 结果 M.2 SSD → 托盘 → 盘柜 → Switch → 主板链路 ✅ 成功建立 识别盘 ✅ 成功识别 & BDF 显示正常 连接速率 ✅ PCIe Gen5 x4 错误状态 ✅ 无错误（所有错误位均为 -） 管理接口 (Type-C 串口) ✅ 可查看端口/slot 信息 ➡️ 测试验证结果：Gen5 盘柜 + Switch 卡 可以稳定支持 M.2 NVMe，并以 PCIe Gen5x4 正常运行。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

平时有些朋友老是觉得为啥通过将PCIe 5.0 U.2 SSD或者M.2 SSD连接到服务器、工作站、笔记本等进行测试感觉信号不是很好，其实在当前阶段这个是正常现象，具体解释可以参考我们本文底部的《测试工具白皮书》的Chapter 5.2 构建PCIe Gen5测试环境必备的各类产品部分测试眼图内容。为了拥有一个SI较好的信号质量，业内通用的方式采用PCIe 5.0主机卡，今天的视频就给各位直观地演示了如果通过PCIe 5.0主机卡连接PCIe 5.0 U.2和M.2 SSD。 为了方便工程师观看，我们针对本期视频并处理添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 下面是基于上面的视频内容整理的一个文字总结。 总结：Gen5 Switch 卡 → MCIO → U.2 → M.2 SSD 转接演示 1. 实验目的 演示如何通过 PCIe Gen5 Switch 卡，使用 MCIO 线 → U.2 转接 → M.2 转接卡 的方式连接 M.2 PCIe SSD 实现识别与正常工作。 此流程在高端服务器或测试平台中常用于 多盘位扩展与灵活连接验证。 2. 连接链路拓扑 Gen5 Switch 卡      │  (MCIO cable)      ▼MCIO → U.2 转接      │      ▼U.2 → M.2 转接卡      │      ▼M.2 NVMe SSD 视频中明确说明了使用的链路是： “直接通过一根 MCIO 的线转成 U.2，然后通过 M.2 转 U.2 的转接卡，接 M.2 盘。”  3. 供电要求重点说明 M.2 转 U.2 转接卡需要 额外 SATA 供电： “这边一定要接一个 SATA 的供电，单独供电。”  ⚠️ 如果没有独立供电，通常 M.2 SSD 无法上电，可能会出现不识盘或 LED 灭灯。 4. 上电与识别情况 全部连好后开机： “全部连接好之后，然后开机就可以了。”  开机后： SSD 已成功被系统识别。 前端设备指示灯可能没有亮，但并不影响识别。 字幕信息： “开机以后你看，这边能找到盘，它这个灯就是灭的。”  5. 系统识别验证 在系统层面，设备成功识别： “系统里是找到的这个盘。”  且确认为 PCIe Gen5 x4： “找到这个盘，而且是 Gen5 x4 的。”  📌 说明：整个链路能够保持 总线带宽 和 链路宽度 不衰减，完成性能通路。 🔍 视频总结 项目 结果 转接方式 Gen5 Switch → MCIO → U.2 → M.2 是否需要额外供电 ✅ 需要 SATA 单独供电 系统识别结果 ✅ 能识别到 M.2 SSD 链路速度 ✅ PCIe Gen5 x4 💡 关键经验点 M.2/U.2 供电不统一，因此 M.2 转接板必须外接 SATA 供电。 转接链路越长，信号衰减越大，但本案例通过 Gen5 仍能成功稳定连接，证明设备、线材与转接卡的 SI 设计良好。 灯不亮不代表不工作，以系统识别为准。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

昨天我们看上海进博会谈到ASML，谈到其EUV的相关技术，今天谈谈如何将几十亿个晶体管组成一颗逻辑器件，例如 CPU。 为了方便工程师观看，我们针对本期视频并处理添加了中、英文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 从乐高颗粒到超级大脑：CPU里的上百亿个晶体管是怎样“搭建”的？ 在一颗现代 CPU 里，藏着数十亿个晶体管。 它们像无数个微缩的“乐高颗粒”，被精确地堆叠、连接，最终变成计算机的大脑。 但这些纳米级的元件——比一根头发还要细上几万倍——究竟是如何组合成强大的处理器呢？ 一、从一个晶体管开始 每一个晶体管都像是一扇可控的门。 当电信号“开门”时，电流就能通过；“关门”时则被阻断。 在视频中，它被比喻成一个水龙头——N 型与 P 型晶体管一个开、一个关，互补成对。 二、逆变器：最小的“逻辑砖块” 最简单的逻辑电路叫 逆变器（Inverter）。 它只由两个晶体管组成：一个 N 型，一个 P 型。 输入电压为 1 时，输出为 0；输入为 0 时，输出为 1。 这就是最小的逻辑翻转单元。 工程师把这种结构称作标准单元（Standard Cell）—— 它就像乐高中的一块基础积木。 三、再往上：从“门”到“单元” 把多个晶体管按不同方式串联、并联，就能得到： 这些逻辑门正是所有计算的基础。 一个 XOR 可能要用上十个晶体管。 四、标准单元如何组成宏模块 一个标准单元只执行最小逻辑， 多个单元组合，就形成更复杂的结构——称为宏单元（Macro）。 例如： 一个 32 位乘法器宏单元由约 6100 个标准单元组成。 再往上，这些宏单元构成算术单元、寄存器、缓存…… 一步步拼成整个处理器内核。 五、纳秒之间的速度奇迹 一个逻辑门翻转一次仅需几皮秒（10⁻¹² 秒）。 而数千个单元的信号在电路中传递完成，也只需200 皮秒左右。 亿万个这样的“开关”同时协作，就成了每秒数十亿次的运算。 六、让它们“连起来”的金属世界 视频提到：芯片里看似空的部分，其实被绝缘材料和金属导线填充。 铜、钨、铝等金属负责信号互连。 这些导线在 10 多层金属层中纵横交织，把数十亿个单元连成一体。 七、结尾：复杂，却优雅 这就是 CPU 的奇迹： 微观的世界，搭建了我们的数字宇宙。 一句话总结： 一个 CPU，是由无数个“翻转 0 与 1”的微型门电路组成的庞大城市。 每个晶体管都在用亿分之一秒的节奏，维持数字世界的律动。 晶体管像沙粒一样渺小， 逻辑门像乐高积木一样可拼， 数十亿个元件共同协作， 让你能打开网页、编辑图片、看电影。 NAND 门：两个输入都为 1 时输出 0； NOR 门：两个输入都为 0 时输出 1； XOR 门：输入不同才输出 1。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

刚过去的周六（11/8）为今年第八届上海进口博览会的观众开放日，去看了看科技类战区的一些公司展示，除了感兴趣的Samsung, SK Hynix，Micron等有限的一些存储类公司外，全球5大芯片设备产业的公司只有荷兰光刻机厂商ASML出现，但是展场很小，下面是我在现场拍摄的关于其极紫外光刻机工作的一个简短视频。 其实，对于ASML UEV极紫外光刻机的工作原理，我们下面老外制作的视频非常通俗易懂地讲述了它的工作原理，我们这里进行了逻辑整理与语言提炼，以保证清晰、层次分明，供感兴趣的工程师阅读。有时间的朋友可以直接观看下面的视频，大概39min。 为了方便工程师观看，我们针对本期视频并处理添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 总结：EUV 光刻——纳米级芯片制造的核心技术 一、引言：从沙子到微芯片 视频开篇指出，几乎所有现代电子产品——从智能手机到笔记本电脑——都依赖于微芯片。 每块芯片内部都包含数十亿个纳米级晶体管。这些结构的尺寸以原子数量来衡量： 1 纳米 = 10⁻⁹ 米，约等于几个硅原子的宽度。 视频强调，人类如何能够以如此微小的尺度、极高的精度在晶圆上制造出成千上万亿个互联晶体管，是现代工程的奇迹。而实现这一目标的关键工艺就是——光刻（Lithography）。 二、光刻的基本概念 1. 光刻的目标 光刻的目的，是将电路设计图案从一个掩模（Mask）“印刷”*到硅晶圆上。 晶圆在光刻前会被涂上*光刻胶（Photoresist）——一种对光敏感的材料。 随后，通过特定波长的光照射并显影，就能把电路结构复制在晶圆表面。 2. 重复与堆叠 芯片并非一次完成。整个制造流程包含： 数十次光刻循环（约 80 层或更多）； 每一层形成不同的结构：晶体管区、导线层、接触孔等； 每层完成后都会进行沉积、蚀刻或抛光，再进入下一次曝光。 视频称，一个完整芯片从开始到完成，需要超过 1000 道工序，耗时约 四个月。 三、光刻系统的总体结构 视频中解释，EUV 光刻机是由多个复杂子系统组成的综合体，核心包括： 光源系统（Light Source） 产生波长极短的极紫外光（EUV，约 13.5 nm）。 照明光学系统（Illuminator） 控制光线的强度、均匀度和照射角度，使掩模图案能被均匀照射。 掩模（Mask）与掩模台（Mask Stage） 掩模包含要印刷的电路图案，相当于“模板”； 光线经过掩模后携带图案信息。 投影光学系统（Projection Optics） 将掩模图案按比例缩小（一般为 4 倍）并聚焦到晶圆表面。 晶圆处理与台座（Wafer Handling & Stage） 控制晶圆在真空环境中高速移动与定位，使每次曝光精确重合。 四、为什么要使用 EUV 光刻 1. 光波长与分辨率的极限 传统光刻使用的是深紫外光（DUV），波长 193 nm。 随着芯片特征尺寸缩小到 10 nm 以下，DUV 光的波长太长，无法清晰分辨如此细微的结构。 因此，引入了EUV 光（Extreme Ultraviolet, 13.5 nm）。 短波长意味着更高分辨率，可以直接在纳米级尺度下形成图案。 2. EUV 光刻的挑战 EUV 光的能量极高，但几乎无法透过空气或玻璃。 因此，整个系统必须： 在高真空环境中运行； 使用反射镜而非透镜（因为所有材料都会吸收 EUV 光）。 五、EUV 光源：锡液滴与等离子体 视频重点讲解了光源的工作原理： 锡液滴（Tin Droplet）生成 纯净的锡被加热后形成微小液滴（约 25 微米直径），以极高频率喷出（约每秒 50,000 滴）。 激光双脉冲照射 第一道脉冲使锡滴扁平化； 第二道高能激光使锡蒸发、形成等离子体（Plasma）。 等离子体发射 EUV 光 当锡原子被电离并回落到基态时，会发出 13.5 nm 的极紫外光。 光收集系统 由于 EUV 光强极低，系统使用一个多层反射镜（Collector Mirror）来聚焦和导向光线。 整个过程必须在真空中完成，以防止光被吸收。 六、光线传输与反射镜系统 视频解释：EUV 光无法透过透镜，因此全部采用反射式光学元件。 每面反射镜都由布拉格多层结构（Bragg Mirror）制成， 由几十层硅和钼薄膜交替叠加，每层厚度仅几纳米。 每次反射的效率约为 70%，多次反射后光强衰减极大； 为维持足够能量，光源必须极其明亮。 镜面表面误差需控制在原子级别，任何微小缺陷都会影响成像。 七、掩模（Mask）与图案转移 掩模是电路图案的载体： 由反射镜基底和吸收层组成； 图案分辨率可达数十纳米； 掩模价格极高且需完美无缺陷。 曝光时： EUV 光经照明系统照射到掩模； 图案反射并投影到晶圆上的光刻胶层； 曝光后显影，图案转移完成。 八、晶圆曝光与处理 晶圆被固定在高精度台座上： 晶圆与掩模之间保持亚纳米级对准； 台座在曝光时以高速同步扫描； 曝光完成后，晶圆被送去显影、蚀刻、金属化等步骤。 视频提到：整个系统的扫描运动精度与速度极高，是精密机械与光学协同的典范。 九、制造一块芯片的整体流程（概览） 晶圆经过多次光刻与工艺循环，层层堆叠； 每层通过曝光、显影、蚀刻、沉积形成不同的电路层； 最终实现上百亿晶体管的集成； 这些过程在无尘室（洁净度约百万分之一颗尘粒）中进行； 整个生产周期约为 3–4 个月。 十、EUV 光刻的意义与影响 视频最后总结： EUV 光刻是当代半导体制造的核心技术突破； 它使晶体管尺寸持续缩小、能耗更低、速度更快； 也是未来“摩尔定律”继续推进的关键动力； 但同时，设备极其昂贵、制造复杂，全球仅少数公司（如 ASML）掌握完整技术。 十一、结语 EUV 光刻机代表着现代工业与科学的极限融合： 涉及光学、材料、等离子体物理、机械工程、控制系统、真空技术； 每一台设备都相当于数十万个零件协同运作的“宇宙级仪器”； 它让人类能在原子尺度上“雕刻”硅片，从而制造出支撑现代文明的微芯片。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

Saniffer提供完整的针对eMMC 5.1, UFS 4.0, LPDDR5X, NVMe SSD等车载汽车电子常用的memory和storage device的测试方案，包括用于产品导入测试的工具，以及问题诊断的工具（主要是各类协议分析仪），我们在前面这些年也提供业内领先的汽车电子公司的I2C/I3C协议分析、诊断、仿真、训练等各类测试方案。我们今天结合最近和一家业内的电动汽车研发中心从事汽车电子集成开发和验证的部门进行车载memory和storage组件测试交流的情况来简单给大家介绍一下这类公司关心的测试内容。注意：本次Saniffer与客户就 LPDDR5 / eMMC5.1 / UFS4.0 / NVMe SSD等memory和storage存储器件测试与诊断工具的交流由于内容较多，我们选择部分关键的内容进行了整理并做了一定的归纳，便于大家阅读。1) 交流背景与参与方参与方为某电动汽车研发中心与Saniffer（设备/测试工具供应方），目标：评估并采购用于汽车/车载与消费电子场景中 eMMC / UFS / LPDDR5X / NVMe 等 Storage Device 的测试板与诊断工具。2) 客户关注的核心问题是以“测试”为主（Validation / 合规性 / 大量用例跑通）还是以“诊断/协议分析”为主（现场故障排查、协议层面定位）？ — 客户需明确两者侧重点，因工具与交付形式不同。要测试哪些协议/代（UFS、eMMC、LPDDR5X、NVMe、PCIe 等）以及对应的版本（例如 UFS4.0、eMMC5.1）？ — 不同规格可能需要不同板卡或不同配置。是否需要环境/电源可控（电压拉偏）与自动化脚本支持（Python API）以复现边界条件与做大批量测试？3) Saniffer技术/产品要点板卡形式与插座（socket）设计：Saniffer可提供将 eMMC 与 UFS 位置做成可换的 socket，使得一块主板可用于多种 device 的插拔测试；但若同时需要完整支持 eMMC5.1 与 UFS4.0 的全部功能（底层物理层、协议特性）通常需要两套板子。UFS / eMMC 的物理层与速度说明：UFS4.0 在物理层用 M-PHY Gear5（常见实现为 24Gb/s per lane），相较 UFS3.x（≈11.66Gb/s）速度提升显著。此速度差影响板上信号完整性设计与供电/时钟等测试能力。功能与可测项：支持发送各类命令、读写指令验证、功耗测试、电压拉偏（VCC、VCCQ 等有可调范围）、异常/边界条件注入（以评估 device 在 1.7V/1.9V 等偏离标称电压下的行为）。此外，板子支持放入环境舱（低至 -25℃ 至 +85℃，少数客户测试至 -45℃）用于温度应力测试。自动化与报告：提供 API（可用 Python 调用）与自动化脚本接口，能跑大规模测试用例（示例：SSD 测试可含 ~1800 个用例并生成详尽报告，报告可达数百页/上千页级别），支持生成结构化测试报告以便合规/验证存档。客户定制化能力：Saniffer提供基础板卡功能与 SDK；最终用户通常基于自身芯片/系统需求定制测试用例与脚本（不同厂商对用例数量与侧重点差异很大，例如有客户做了 ~1860 个用例，另一些只做 ~500 个）。Saniffer亦可提供协助或代写 test requirement document / 初版脚本。4) 典型用例与适用场景手机（Smartphone）与车载（Automotive）均在使用相同基础技术栈： 因此同一套测试/诊断工具可适配不同终端，只是测试用例与环境（温度、稳定性要求）不同。工厂/量产验证 vs. 开发验证：量产/生产验证可能需要大量板片（几十片到上百片）并行跑用例；研发/前期验证则可能只需少量板子用于功能与接口验证。5) 风险点与需明确的技术细节目标协议版本：明确要跑的是 UFS4.0（Gear5, 24G）/ eMMC5.1 / LPDDR5X 等哪几种，以决定是否需要一套或两套板子。测试侧重点：是“功能/合规大量跑用例”还是“协议级诊断与故障追踪”？（两者设备/工具侧重点不同）自动化/接口偏好：是否由客户团队开发自动化脚本（Python），还是要求供应方交付带用例的自动化包与培训。环境与可靠性边界：是否需支持极端温度（例如 -45℃），或对电压/时序的极限注入测试。产量/采购数量：量产验证需几十至上百片板卡；开发验证只需少量。采购规模影响交付周期与报价。6) 建议的下一步确认清单（客户需回复） — 请客户在短清单中明确：要测试的协议与版本（例如：UFS4.0、eMMC5.1、LPDDR5X、NVMe）。优先级（测试为主 / 诊断为主 / 两者均需）。目标使用场景（车载/手机/通用）。预计并行板数量（开发验证用 1–5 片，量产验证 10+）。Saniffer准备并交付的资料/样品（Saniffer建议提供）：对应板卡功能说明书（含 socket 说明、boot 路径、支持的物理层速率、可调电压范围）。示例 Python 自动化脚本与 API 文档（可用于跑基础 read/write、功耗与电压偏移测试）。示例测试报告模板（示例：SSD 测试报告结构，说明可含章节、脚本版本、测试用例数量等）。若客户愿意，Saniffer可提供两种商业路径：标准交付：交付板卡 + API + 基本脚本，由客户团队自行开发/跑用例（适合已有测试团队的客户）。交钥匙服务：Saniffer代写测试用例（或协助开发）、代跑首批验证并出具完整报告（适合需要快速验证与没有足够测试人力的客户）。7) 可量化输出板卡数量参考：研发验证建议 2–5 片；批量验证/生产验证建议 ≥ 20 片（视产线并行度调整）。测试用例规模示例：高覆盖 SSD 测试可达 ~1800 个用例并生成详尽报告（数百页至上千页示例），UFS/eMMC 测试规模将依据客户需求裁定。8) 简短结论若目标是同时全面覆盖 eMMC5.1 与 UFS4.0 的深度测试，建议采购两套对应的测试板（或确认Saniffer能按需求提供两套板卡与相应自动化支持）；若以单一协议/版本为主，则可用单块可换 socket 的板卡满足多数开发验证需求。更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。白皮书下载链接 (或者点击下面的二维码直接下载）：https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们之前做过几期将CXL内存拉到服务器之外10米的视频，也就是业内常说的PCIe over Optics，或者PCIe over Fibre，感兴趣的可以参考下面的一些链接，或者在saniffer公众号查询关键词：CXL。 【高清视频】CXL 2.0 over Fibre演示和答疑 - 将内存拉到服务器10米之外 【高清视频】CXL 2.0 内存扩展卡在Linux下面的使用和测试演示+闲聊 【业内新闻】全球首款研发用PCIe 6.0 SSD/CXL测试盘柜 我们今天的10min的高清视频将演示一下如何将PCIe 5.0 x16 GPU卡拉到服务器之外10~50米。 为了方便工程师观看，我们针对本期视频并处理添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 下面是针对上述的视频的主要内容的一个总结，感兴趣的可以看看。   基于光纤延伸的 PCIe/CXL 远端设备传输系统演示 一、总体概述 本视频展示了一套基于光纤传输的高性能 PCIe/CXL 远端设备延伸方案。该系统旨在将 GPU、DPU、网卡及 CXL 内存扩展模块等高带宽设备从主机近端“物理拉远”，实现 10 米、20 米、乃至 50 米距离的高速互联。 此次演示的核心亮点在于对上电流程进行了深度优化——通过硬件与固件协同改进，实现了 “一键开机，自动挂载” 的功能，使设备能够在首次上电后直接完成链路建立与识别。 二、技术背景与应用价值 CXL 内存池化借助该光纤传输方案，主机能够在远端挂载多个 CXL 内存扩展模块，构建出规模化的大容量内存池（演示中提及可扩展至百 GB 乃至 TB 级别），为大模型训练、AI 推理及高性能计算提供灵活的共享内存资源。 系统散热与空间优化高功耗设备（如 GPU、DPU）可集中部署于独立散热区域，远离主机主板，从而显著优化机架内的气流分布与散热效率。 测试与维护灵活性研发与验证人员可以在远端灵活更换不同类型的测试卡、协议卡或计算卡，而无需频繁拆装主机，大幅提升调试与实验效率。 三、系统架构与主要组成 1. 近端（Host-Side） 服务器或工作站，支持 PCIe 5.0 / CXL 2.0。 安装一张近端光电转换卡，负责信号重定时与光电转换。 2. 光链路 使用双模光模块与光纤连接近端与远端。 演示示例为 10 米光纤，已验证 20 米与 50 米链路均可稳定运行。 3. 远端（Device-Side） 远端光电转换卡，提供标准 PCIe 金手指插槽，用于插接目标设备。 独立供电模块（ATX 4-pin 或 CRPS 电源）为远端设备提供电力。 4. 被挂载设备 演示实例使用 摩尔线程（MooreThread）GPU S80。 该位置也可替换为 PCIe switch 卡或 CXL 内存模块等。 四、连接规则与带宽配置 系统使用标准化的 lane 对接方式： 每根光纤传输 8 条 lane；若需全带宽 x16，则需同时连接两组光纤（lane 0–7 与 8–15）。 接线需严格遵循“靠近设备的一端对接靠近金手指的一组 lane”的原则，以确保信号方向正确。 光缆长度可灵活替换，无需改变连接拓扑。 这种模块化设计使得带宽配置可按需调整，既可用于 x8 测试环境，也能满足全带宽 x16 的高负载场景。 五、供电架构与安全策略 远端设备的供电完全独立于主机系统，采用外置 ATX 或 CRPS 模块（参见本文底部的简介）。 供电通过专用小板分配至远端金手指插槽。 光纤仅传输高速信号，不承担电力输送职能。 推荐在上电前检查供电模块输出稳定性与接地状况，以避免启动异常。 六、上电与链路验证流程 一键上电：所有物理连接完成后，直接按下服务器电源键，系统自动识别远端设备并完成建链，无需手动 reset。 系统识别：启动完成后，可通过 lspci 命令确认设备是否成功挂载。演示中搜索关键字 “Moore” 后可见设备 BDF 为 0b:00.1。 性能验证：使用 lspci -vvv 查看 Link Capabilities 与 Link Status。演示结果显示： 设备支持： PCIe Gen5 x16 实际链路： 成功建立 Gen5 x16这说明远端设备在物理延伸数十米后仍可保持满速传输。 七、当前验证成果与限制 已通过 10m、20m、50m 光纤长度验证，建链稳定、性能符合 Gen5 预期。 对于 CXL 内存池化场景，仍需结合操作系统与驱动层面的配套支持，才能实现生产级使用。 八、实践建议与部署注意事项 确保供电先行且稳定，尤其在使用 CRPS 模块时注意防止瞬时电压波动。 严格遵守 lane 对位规则，避免因对接方向错误导致链路建立失败。 每次部署后执行带宽验证，确认实际链路速率与宽度（Gen5 x16）。 长距离光纤需提前测试 BER 与延迟抖动，防止在大规模并行通信中出现隐性错误。 加强远端散热设计，若部署多张 GPU/DPU，应保证足够风道与环境温控。 九、总体结论 本演示成功验证了基于光纤的 PCIe/CXL 远端设备延伸方案的可行性，实现了 远距高速、全带宽、自动挂载 的系统能力。 其创新点主要包括： 对传统复杂上电流程的简化； 对高带宽信号完整性的保持； 以及在物理布局与散热管理上的灵活性提升。 未来，该方案可广泛应用于： AI 计算中心的 GPU 远程部署； CXL 内存池化系统； 以及大规模分布式训练与测试场景。 若进一步结合智能电源控制、动态链路监控与集中式管理软件，该技术有望成为下一代 分布式算力节点互联的基础形态。 说明：“CRPS” 是 Common Redundant Power Supply 的缩写。下面是一个简介，感兴趣的也可以参考我们之前的文章：Gen6 Switch 与英伟达 CX8 网卡建链演示总结的文章底部，或者直接看这里下面也可以。 🔍 全称解释 Common Redundant Power Supply（通用冗余电源） 它是一种为服务器和数据中心机柜设计的 标准化可热插拔电源模块 规范。 ⚙️ 技术要点与特征 Common（通用） 接口、尺寸、信号定义遵循统一标准（如 Intel 制定的 CRPS 2.0/3.0 规范），不同厂商可互换。 Redundant（冗余） 支持 N+1 或 N+N 冗余配置；即使一块电源故障，系统仍能继续运行。 Power Supply（电源模块） 输出通常为 12V 主电源，部分型号还提供 5VSB（待机电源）。 支持 PMBus 通信，可监控电压、电流、温度、风扇转速等状态。 💡 常见应用 机架式服务器（1U/2U/4U） GPU 或存储机箱 网络交换设备 高性能计算节点的远端供电模块（如你视频演示中远端供电板使用的那种） 📏 尺寸与标准版本（参考） 版本 尺寸（宽 × 高 × 深，mm） 功率范围 发布机构 特点 CRPS 2.0 73.5 × 40 × 185 550W–2400W Intel 行业主流标准，广泛兼容 CRPS 3.0 同上 2400W–3200W Intel 更高功率密度，支持 48V 输入版本 ✅ 小结 CRPS = Common Redundant Power Supply 是一种 标准化、可热插拔、支持冗余的服务器电源模块规范，用于高可靠性机架系统与分布式算力设备。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

自从去年5月份购买了Meta Rayba AI Glass已经过去了1年半了，现在Meta新推出Meta Rayban Display眼镜一镜难求，京东和天猫都炒作到了12000元，这个在美国必须要预约到店看演示且试用至少20分种才能购买，并且大概率要回家等待，该眼镜不支持在线购买。 我去年写过两篇拆解文章，感兴趣的可以翻翻看看。今天的Meta Rayba AI Glass的拆解有更多大家可以期待的地方。 Rayban Meta AI眼镜高清拆解 - Biwin和飞毛腿都这么牛了！   Rayban Meta AI眼镜高清拆解（二）- LPDDR5/5X, eMMC, UFS, ePOP, eMCP和uMCP测试 为了方便工程师观看，我们针对本期视频并处理添加了中、英文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 下面是根据上述的视频生成的总结，完整概述了该视频的核心内容、技术要点、结构拆解过程与行业意义。 Meta Ray-Ban Display 智能眼镜拆解与技术分析 一、概述：智能手机之后的下一代形态 视频开篇提出一个引人深思的观点：我们或许正接近“无屏幕智能终端”的时代。Meta 与 Ray-Ban 联合推出的 Display 眼镜，将“屏幕”投射到空气中，使佩戴者能够在不直视手机的情况下与数字世界交互。 这款眼镜不仅保留了前代的核心功能——开放式音频、拍照录像、语音助手等，还首次加入显示叠加层（Display Overlay），实现了真正意义上的 AR（增强现实）体验。 二、外观与功能特性 从外观上看，这款眼镜依旧维持了传统 Ray-Ban 风格，仅略显厚重；但内部却完全不同。 主要功能包括： 开放式波束成形扬声器，实现沉浸音效； Meta AI 语音助手； 拍照与录像功能； 实时字幕与翻译显示，可实现“语音-视觉同步”； 数字叠加层，用于显示导航、维修指南等可交互信息。 这些特性使得它成为当前市面上最接近“日常可用AR”的消费级设备之一。 三、维修性与结构挑战 然而，在可维修性方面，Meta 眼镜几乎完全封闭： 电池、扬声器、镜片均不可更换或维修； 内部组件采用强力粘合而非卡扣； 拆解过程必须加热并破坏结构才能进入。 这意味着它的生命周期由电池决定，维修门槛极高，不符合可持续产品的设计理念。 四、拆解过程回顾 拆解由 iFixit 与 JerryRigEverything 联合进行，展示了精密复杂的结构： 1. 电池臂（Battery Arm） 内部使用 960 mWh 电池，较前代 Oakley Meta HSTN 的 856 mWh 更大； 排线连接 MEMS 麦克风 与 开放式扬声器； 胶合严重、非磁性螺丝、无卡扣，维修极其困难。 2. 处理器臂（Processor Arm） 搭载 Qualcomm Snapdragon AR1 芯片； 内含 32 GB 闪存 + 2 GB LPDDR4X 内存； 与前代 Meta 智能眼镜相同芯片组； 板上布满应力释放支架与柔性线缆，拆解难度高。 3. 光学模块（Waveguide + Projector） 这是眼镜的核心，也是最昂贵的部分。 光学模块由： 光引擎（Light Engine）：投射红、绿、蓝三色 LED 光； LCoS（硅基液晶）显示器：600×600 像素阵列； 几何波导（Geometric Waveguide）：由多层镀膜玻璃和部分反射镜组成； 制造工艺：由 Lumus 设计、德国 Schott（肖特）生产，采用金刚石线锯精密切割与镀膜。 这套系统能在眼前呈现虚拟影像，同时避免传统 AR 眼镜常见的“彩虹伪影”和“眼内光晕”问题。 与旧式“衍射波导（Diffractive Waveguide）”相比，几何波导的光路更清晰、画面更稳定，但成本更高。 五、核心技术原理解析 Meta 的显示系统本质上是一种反射式光学成像结构，其关键技术包括： LCoS 光引擎（Liquid Crystal on Silicon） 通过电流扭转液晶分子改变光偏振； 将 RGB 三色光经分光镜组合成画面； 与传统 LCD 类似但更微型、功耗更低。 几何波导（Geometric Waveguide） 多层镀膜玻璃叠加； 垂直瞳孔扩展器 + 部分反射镜阵列； 每层反射约 5% 光线，以不同角度反射至人眼； 既避免外部人看到屏幕影像，也减少佩戴者看到伪影。 该组合实现了目前消费级 AR 中最自然、最隐形的视觉体验。 六、技术局限与现实挑战 虽然技术领先，但仍存在显著瓶颈： 电池续航受限：小体积导致续航不足。 计算能力有限：AR 渲染与语音识别依赖外部连接（如手机或云端）。 制造难度高：特种玻璃加工成本极高。 不可维修性：封闭设计导致一次性特征。 价格高昂：约 800–1000 美元，升级周期可能仅三年。 七、产业意义与未来展望 这款设备象征着消费级AR眼镜从“概念”走向“实用”的关键阶段： 展示了Meta在硬件与光学设计上的成熟能力； 采用几何波导技术，标志AR视觉进入新阶段； 为整个行业提供了“如何将显示系统隐形化”的工程范例。 但同时，它也揭示了行业需正视的现实： 技术进步应与维修性和可持续性同步推进。 八、总结与结论 维度 主要表现 评价 设计 Ray-Ban 时尚外观 + 高度集成内部结构 ⭐⭐⭐⭐ 显示技术 LCoS + 几何波导，光学领先 ⭐⭐⭐⭐⭐ 音频/交互 波束成形扬声器、语音助手 ⭐⭐⭐⭐ 维修性 完全封闭、不可更换组件 ⭐ 可量产性 工艺复杂、成本高 ⭐⭐ 创新性总体 从传统眼镜到微型AR终端的跨越 ⭐⭐⭐⭐⭐ 🔭 结论 Meta Ray-Ban Display Glasses 是一款具有里程碑意义的设备。 它不仅展示了 AR 光学与消费电子融合的未来方向，也让我们看到了“隐形显示”与“头戴终端化”趋势的加速。但同时，它也暴露出现代可穿戴设备的核心矛盾——极致集成与可维护性之间的取舍。 一句话总结： Meta Ray-Ban Display Glasses 是智能手机之后通往“无屏时代”的第一扇真实之窗。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。