仰望星空，闪存落地：商业航天大潮下的存储大考在过去短短的十年里，中国的航天事业正经历着一场前所未有的结构性变革。从长征系列运载火箭的频繁腾飞，到中国空间站的常态化运营，再到以商业低轨卫星群为代表的“星链”式布局蓬勃兴起，中国航天已正式由传统的“国家队引领”迈向了“国家队与商业航天双轮驱动”的新黄金时代。数以百计的商业卫星被送入近地轨道，编织起覆盖全球的通信、遥感与物联网络。而在这场浩瀚的太空军备竞赛中，数据的产生与吞吐量正呈现出几何级数增长，太空治理由此进入了“大数据时代”。然而，浩瀚星空不仅有星辰大海，更充斥着致命的暗礁——宇宙射线。当原本用于地面服务器、数据中心的NAND闪存（NAND Flash）及固态硬盘（SSD）被送上数万米的高空，面临高能质子、重离子以及银河宇宙射线的轰击时，单粒翻转（SEU）、单事件苦锁（SEL）等辐射效应便如同无形的杀手，随时可能导致系统掉盘、数据丢失甚至主控烧毁。在太空中，高可靠性不是一种选择，而是生存的唯一底线。因此，如何在地面上“预演”太空环境，对抗辐射SSD进行高标准的可靠性、稳定性和擦写寿命（Endurance）测试，成为了商业航天器成功发射并长期轨运行的决定性前置条件。从评估PCIe高速链路在环境应力下的信号完整性，到剥离纠错算法（ECC/LDPC）对裸NAND颗粒进行纯粹的单粒子误码定位，地面的全栈预先测试，是连接实验室研发与宇宙深空应用的唯一桥梁。全球针对该测试的现状【行业观察】全球航天存储测试的“冰与火之歌”放眼全球，针对宇航级和商业航天存储系统的抗辐射及可靠性测试，正呈现出一种“高门槛、重资产、高保密”的独特割裂现状。长期以来，国际顶级航天机构与巨头（如NASA、ESA及老牌军工供应商）依靠其数十年积累的独占性辐射测试规范和定制化系统垄断了话语权。由于涉及敏感技术，顶尖NAND厂商的原始数据手册（Datasheet）和底层辐射特性数据对外界筑起了极高的保密协议（NDA）壁垒。而另一方面，随着商业低轨卫星对成本的极致追求，传统的“宇航级高价筛选”模式正加速向“工业级/消费级器件（COTS）辐射加固与全面地面试验评估”转型。目前全球的高端测试市场高度依赖专业化的硬核工具链，例如业界标配的SanBlaze PCIe 5.0协议与功能测试平台，来自意大利NplusT等专门针对NAND闪存裸片特性的精密测量仪器，以及问题诊断使用的PCIe/NVMe协议分析仪SerialTek，和用于各类SSD故障模拟注入、电压拉偏、功耗测试和sideband边带信号监测的Quarch等工具。当前，全球的技术共识正明确向两端延伸：一端是在系统级（System Level）利用协议分析仪和故障注入工具进行的精密诊断；另一端则是深入到闪存物理层进行自定义Pattern的擦写寿命分析。对于致力于走向深空的中国商业航天企业而言，打破NDA封锁，构建自主可控、全栈覆盖的地面模拟测试能力，已是势在必行的行业共识。我们上个周五（2026/6/5）和一个客户的技术交流会议就是围绕抗辐射SSD的测试需求展开，重点讨论了SSD的分类、接口类型、测试层级及所需设备；首先介绍了消费级与企业级SSD的区别，并指出在宇航、卫星等抗辐射应用场景中，SSD需具备高可靠性，并且测试应分为系统级和NAND闪存级两个层面：系统级测试包括信号完整性、协议兼容性、读写性能、环境应力（如电压波动、高低温、振动）下的稳定性；若发现问题，则需进一步对NAND闪存进行裸片特性测试，以定位错误来源。测试需使用专用硬件设备，而非商用计算机。重点推荐的测试设备包括支持PCIe 5.0的SanBlaze公司桌面型SSD测试仪，以及用于NAND闪存特性的意大利的NplusT测试平台。此外，还提及PCIe/NVMe协议分析仪在故障诊断中的重要性，可用于在线抓取和解码PCIe/NVMe通信数据，辅助定位掉盘、传输异常等问题。最后强调，尽管NAND厂商数据手册多受保密协议限制，实际NAND特性受到工艺、批次等影响仍需依赖自主测量。SSD分类与应用场景SSD接口类型主要分为M.2接口（常见于消费类设备如台式机PC、笔记本、Pad）和U.2接口（多用于企业级数据中心）当前主流为PCIe接口的NVMe SSD，统称为PCIe/NVMe SSD国外数据中心已逐步采用EDSFF接口，其尺寸较U.2略长、略宽应用级别划分消费级SSD（Consumer SSD）：用于个人电脑、移动设备，容量通常为1TB至4TB企业级SSD（Enterprise SSD）：用于服务器、数据中心，支持大容量（小容量1.92T, 3.84TB；最大可达30~60TB甚至更高），采用U.2或EDSFF接口抗辐射SSD：专用于宇航、近地卫星等特殊环境，要求器件本身具备抗辐射能力测试层级与核心内容系统级测试需构建完整的测试能力，包括使用高端示波器（如33GHz实时示波器）和误码仪（BERT）进行底层信号测试（一般研究所都已经具备该能力）SSD产品测试需验证PCIe链路建链能力及NVMe指令集兼容性，防止主机与SSD无法通信功能与可靠性测试涵盖读写一致性、电压拉偏（如3.3V±波动）、功耗、温度与振动等环境适应性测试设备为专用硬件，非普通PC或笔记本，具备故障注入与异常暴露能力NAND闪存级测试当系统级测试发现异常（如加辐射后掉盘），需怀疑主控芯片或NAND闪存问题可将SSD拆解，取出NAND颗粒置于专用测试设备中，进行裸闪存（bare NAND）测试支持无ECC/LDPC算法干预下的读写比对，可识别原始误码位置与数量支持自定义数据Pattern写入（如全0、全1或指定文件），便于复现特定错误场景测试设备方案SSD测试设备 - SanBlaze推荐桌面型测试仪，支持PCIe  x4通道，可同时测试34颗SSD体积适中（十余公斤），便于实验室部署，噪音低更大型号支持16颗SSD并行测试，适用于SSD制造商或大规模认证需求NAND闪存测试设备 - NplusT采用意大利NplusT品牌设备，灵活配置槽位与测试模块经济型配置（如1~2槽位）成本可控，如果配齐6个槽位，价格稍高，当然也可以根据需求配置到几百个端口。根据闪存接口速度（如800MT/s、1600MT/s、2400MT/s）选择模块，价格随速率提升而增加设备支持电压拉偏、电流计量、读写时序、擦除寿命（P/E cycle）等全方位特性分析辅助诊断分析工具PCIe/NVMe协议分析仪 - SerialTek用于诊断分析SSD在真实系统运行中的异常行为，如掉盘、掉速、响应延迟等串接于主机与SSD之间，实时抓取并解码PCIe/NVMe双向通信数据属于诊断分析工具，不同于出测试报告的测试设备，常用于项目后期问题排查建议市场上的所有SSD接口都支持，大概8种接口，即PCIe x4插卡，M.2, U.2, U.3, E1.S, E1.L, E3.S, E3.LPCIe/NVMe SSD热插拔/故障注入，电压拉偏，功耗测试/sideband边带信号记录功能 - Quarch上述设备价格不贵，从英国进口，属于SSD测试领域必备工具SSD热插拔/故障注入SSD电压拉偏设备SSD功耗测试/sideband边带信号记录更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND,新型存储技术NVM（RRAM/ReRAM, FRAM/FeRAM, MRAM, PCM, 3D-NOR, SRAM/DRAM等） DDR5/LPDDR5以及UFS测试方面的问题想咨询，可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本，我们已经整理收录在Saniffer公众号的【白皮书】菜单中。欢迎关注Saniffe公众号，点击底部菜单栏即可免费获取。如有任何技术问题，也可直接在公众号内留言交流。

我们最近和一家正在研发推理用 GPU 芯片的startup 公司做了一次针对PCIe 6.0测试技术的交流。对方不是单纯做板卡，也不是只做系统集成，而是从自研 GPGPU 芯片开始，往 PCIe 卡、OM 模组、八卡互联、超节点整机柜等不同产品形态延伸。我们今天的这篇文章就结合和用户交流来谈谈GPU推理卡针对PCIe测试都在关心什么。这次交流的重点并不是泛泛而谈“PCIe 6.0有多快”，而是围绕一个非常现实的问题展开：当一颗面向推理场景的新一代 GPU 芯片即将流片，真正落地时应该怎样提前准备 PCIe 6.0 的验证环境？分析仪要不要买？训练器和兼容性测试是否现在就要上？没有真正成熟的 Gen6 Server 怎么办？Switch 卡、延长线、Retimer、AOC/ACC、故障注入、电压拉偏和功耗记录这些东西，到底哪些是必需的，哪些可以分阶段准备？Nvidia全线PCIe 6.0 GPU和CX-8等采用SerialTek PCIe 6.0分析仪/训练器/CTS进行测试整个会议大致可以分成几条主线。一、从传统芯片，转向面向推理的最新一代 GPGPU客户这个团队早期方向更偏传统芯片应用，现在公司的策略结合市场的需求，不是继续做大而全的训练芯片，而是 all in 推理。客户的判断是，大模型已经从“训练竞赛”逐步进入“推理落地”阶段，推理更接近真实用户场景，卡的需求数量也会远远大于训练。因此最新一代产品会把一些训练中需要、但推理中未必关键的模块砍掉，重点放在推理效率、大内存容量、内存带宽，以及卡与卡之间的互联能力上。芯片原型将涉及 112G SerDes、PCIe 6.0，以及未来可能用到的 CXL 3.0 或后续版本。也就是说，这不是一张普通加速卡，而是一颗从一开始就要面对高速互联和系统级验证挑战的芯片。由于项目推进的需要，现在就需要关注 PCIe 6.0 测试环境：等芯片回来以后再找工具、找线缆、找平台，时间上一定来不及。二、产品形态客户最新一代产品不是单一形态，而是同时规划了 PCIe 标卡和 OAM 模组，还有八卡、超节点、整机柜场景，PCIe 6.0 就不再只是“卡插到主板上能不能亮”的问题，而变成了多卡互联、线缆距离、Retimer、Switch、散热、供电、故障恢复和长期稳定性的综合问题。三、PCIe 6.0生态的实际进展：规范早已发布，但落地比想象中慢随后我们重点聊到了 PCIe 6.0 当前全球测试和互操作进展。PCIe 6.0 规范在 2022 年 1 月已经正式发布，到现在已经过去几年。但从真实产业推进来看，Gen6 的落地节奏并没有当初想象得那么快。原因并不难理解。PCIe 6.0 首次引入 PAM4、FLIT Mode、FEC 等机制，协议层和物理层都发生了比较大的变化。规范本身定下来，并不代表 CPU、Switch、SSD、网卡、GPU、分析仪、训练器、示波器、BERT、Retimer 等生态马上就能全部成熟。会议中回顾了几次 PCIe 6.0 小规模互操作测试的大致情况。第一次是在 2024 年 6 月左右，属于 preliminary FYI (for your information) 的 Gen6 workshop。这个阶段还非常早，参加的公司大约十几家，测试工具和产品厂商各占一部分。结果并不理想，很多产品之间无法稳定互联互通，工具本身也存在不少问题。第二次在 2024 年 10 月中旬，情况比第一次有所改善，已经有部分设备可以跑到 Gen6，但干净稳定、没有 recovery 的链路仍然很少，很多产品仍然存在各种兼容性和链路恢复问题。第三次在 2025 年 3 月左右，测试规模和成熟度继续提升，SerialTek 作为其中的重要参与方，围绕协议层分析和训练器测试做了更多验证。第四期测试相对还不错，在2025年10月底，除了一家公司的产品有些问题，大部分厂家的产品都可以工作在PCIe 6.0。第五次比较特殊，在2026年3月底，重点集中在协议层互操作和兼容性测试，没有像前几次那样同时覆盖完整的物理层测试。最终测试反馈，SerialTek 的测试速度是业内最快，比传统分析仪至少介绍一般的时间，并且和PCIe 6.0链路同步锁定也最快。测试之后，各家根据不通过项继续定位问题，并在 4 月20日做了再次 re-test。随后在 PCI-SIG Developer Conference 期间，SerialTek的PCIe 6.0分析仪和训练器被PCI SIG官宣进入官方CTS测试供应商名单。这个过程说明一个现实：PCIe 6.0不是某一家厂商单独做出来就能用，而是要靠 CPU、Switch、SSD、网卡、GPU、协议分析仪、训练器、线缆和连接器共同成熟。对正在开发 Gen6 Endpoint 的公司来说，提前建立自己的验证能力非常关键。四、CXL 3.0目前更像“未来需求”，当下先把PCIe 6.0跑稳更现实客户也提到未来可能使用 CXL 3.0。我们的判断是，CXL 3.0 很重要，但现阶段真正可落地的验证重点还是 PCIe 6.0。原因很直接：CXL 是跑在 PCIe 之上的上层协议生态。如果 PCIe 6.0 底层链路、FLIT、训练、恢复、兼容性都还没有充分稳定，那么 CXL 3.0 的系统级验证就更难。现在市场上真正可购买、可规模部署的 CXL 3.0 设备还非常有限，更多现实项目仍然停留在 PCIe 5.0 + CXL 2.0 或更早阶段。因此，当前对客户最有价值的工具路径是：先把 PCIe 6.0 Analyzer 作为基础 debug 工具配起来；如果后续需要自定义测试用例、RC/EP模拟、协议兼容性自动化测试，再进一步考虑 Tester/Exerciser 和 CTS 软件。五、分析仪、训练器和CTS：到底该怎么选？会议中我们重点解释了 SerialTek PCIe 6.0/CXL 3.0 Analyzer/Tester 的配置逻辑。如果客户只是做 bring-up 和 debug，那么最基础、最必要的是 Analyzer。芯片回来以后，链路能不能起来，LTSSM 卡在哪里，Recovery 为什么频繁发生，FLIT Mode 是否进入，报错来自哪一层，这些都离不开协议分析仪。如果客户还希望主动模拟 Root Complex 或 Endpoint，自己写测试脚本、发 packet、验证响应，就需要 Tester/Exerciser 功能。SerialTek 设备可以通过 operation mode 切换工作模式，配合 Host Smart Fixture 等治具，把设备模拟成 RC，用来测试客户自己的 GPU Endpoint；也可以模拟 EP，用来测试客户的 CPU 或 Root Complex。更进一步，如果客户需要跑协议兼容性测试，那么 Tester 激活以后，相关 CTS 套件也可以配套使用。软件支持通过网络连接、Web 管理界面、RESTful API 和 Python 脚本进行自动化调用。用户可以自己写测试用例，也可以直接跑标准兼容性测试用例。但从客户当前阶段来看，我们也给出一个比较务实的建议：如果只是为了偶尔跑 CTS，不一定一开始就要买完整 Tester/CTS 配置。因为客户不是专门做认证实验室，真正刚需还是芯片 bring-up 和问题定位。所以第一阶段更合理的选择，是先上 PCIe 6.0 Analyzer，加上最匹配自己板卡形态的 interposer。等芯片回来后，先把基础链路问题抓清楚。六、没有成熟Gen6 Server怎么办？可以先用Gen6 Switch卡搭环境客户非常关心一个问题：真正支持 PCIe 6.0 的 AMD 或 Intel Server 到底什么时候能买到？这里存在两种情况。一种是通过特殊合作拿到 CPU 样片、原型机、样机平台，这对一些大客户或深度合作伙伴是可能的。另一种是市场上正式购买可量产服务器，这个时间点可能会比很多人想象得晚。要注意，正式可购买的 Gen6 Server 和少量样片平台是两回事。服务器厂商从 DVT 到量产可能拖很久，Gen5 时代就已经有类似情况。尤其是热插拔、链路稳定性、背板信号完整性、riser 设计等问题，都会拖慢平台成熟。因此，如果客户不能完全依赖 Gen6 Server，另一条更现实的路径是用 PCIe Gen6 Switch 卡先搭建测试环境。我们介绍了基于Saniffer在销售的基于Broadcom Gen6 Switch 芯片的 Switch 卡。早期有 144-lane 版本，后续逐步切换到 80-lane 版本。实际卡上可提供上行 x16、多个下行 x16/x8 等组合。对于 GPU、AI 加速卡、SSD 控制器、ARM CPU、网卡等 Endpoint 验证来说，这类 Switch 卡可以先承担一个相对稳定的 Gen6 测试平台角色。具体到 GPU 卡测试，可以把 GPGPU 验证卡接到 Switch 下行槽位。如果直接插接出现问题，可以通过 PCIe Gen6 x16 延长线、x8 MCIO 线缆组合、带风扇的笼子(Cage)式转接治具等方式，把卡延长出来测试。会议中特别提到，某些 Gen6 网卡或工程样品在直接连接时不一定稳定，但中间加一根 30 厘米延长线或一个转接笼子后，反而可以稳定跑到 Gen6 x16。这类现象在高速链路中并不少见，太短、太长、阻抗、损耗、反射、均衡参数都可能影响训练结果。对于客户来说，这意味着测试环境不能只看“有没有接口”，还要看插卡姿态、线缆长度、散热、供电和信号裕量。七、从一张卡测试，到多设备、多SSD、P2P场景客户进一步问到，如果上行 Host 还是 PCIe 5.0 CPU，但 Switch 下行接的是 PCIe 6.0 设备，那么设备之间能不能以 Gen6 速率通信？我们的解释是：上行到 CPU 的链路会降到 Gen5，但 Switch 下行之间的 P2P 通信仍然可以按 Gen6 运行。也就是说，如果测试重点是下行设备之间的 Gen6 链路，或者 SSD、GPU、DPU 等 Endpoint 在 Gen6 Switch 下的互操作，仍然可以做很多验证。会议中还提到，用合适的 MCIO bifurcation 线缆和 EDSFF 转接卡，甚至可以连接多张 EDSFF SSD 做压力测试。比如一个 x8 端口拆成两个 Gen6 x4 SSD，多个端口组合后，可以形成多盘测试环境。由于上行带宽有限，压力测试时可以分组打压，观察不同组合下的链路稳定性、性能和错误情况。这对 SSD 控制器、GPU 卡、AI 加速卡公司都有参考意义。很多时候，早期验证不一定非要等完整服务器平台成熟，而是可以用 Switch 卡、转接卡、线缆和分析仪先把大量底层问题暴露出来。八、Microchip、Broadcom、Marvell、Astera等Gen6生态也在快速变化除了 Broadcom Gen6 Switch 卡，会议中也提到了Saniffer即将销售的基于Microchip的160-lane Gen6 Switch 卡。该卡可以提供 CDFP Gen6 x16、QDD x8、MCIO x8 等多种接口形态。对于需要做更大规模互联、更多下行端口或更接近系统级架构验证的客户，这类 Switch 卡会有价值。线缆和互联方面，也讨论了 Gen6/Gen7 的 ACC、AOC、CDFP、MCIO、OSFP、QDD 等方案。比如 Gen7 x16 ACC CDFP 6 米线缆，Gen6 x16 AOC CDFP 10 米级方案，以及 x8 MCIO ACC 方案。这些方案不只是传高速差分信号，还可能把 sideband 信号一起处理和传输，这对 PCIe over cable、PCIe over fiber、外部扩展盒、JBOF、超节点互联都有意义。Retimer 方面，Broadcom、Marvell、Credo 等方案都在推进，但不同厂商的量产节奏、bug 修复、价格和供货状态并不完全一致。会议中也提到，某些 Retimer 方案曾出现不能稳定跑到 Gen6 的问题，后续需要修复。因此客户不能只看 datasheet 或厂商发布节奏，还要看真实工程环境下的可用性。九、为什么故障注入和电压拉偏对GPU芯片公司很重要？会议后半段重点讨论了故障注入、电压拉偏和功耗监测。对于正在做 GPU 芯片的公司，这部分其实非常关键。真实服务器环境并不总是理想的。尤其在 Gen5、Gen6 这种高速链路下，服务器主板、riser、背板、连接器、线缆、散热和供电设计稍有问题，就可能带来链路 recovery、性能下降、偶发错误、热插拔失败等问题。过去我们在一些服务器和 SSD 测试中也遇到过类似情况：表面上链路能跑到 Gen5 x4 或 x16，看起来没有掉速，但底层可能已经存在频繁 recovery 或信号质量问题，最终体现为性能不稳定、延迟抖动或偶发异常。因此，Quarch 这类故障注入工具的价值在于：它可以串在 Switch 卡和被测 GPU 卡之间，在指定 lane、指定极性、指定时间窗口内注入毛刺或错误。例如在某个 lane 的 Tx positive 或 negative 上制造 100ns 毛刺，再按一定周期循环，就可以让 packet 在传输过程中出现 bit error 或 CRC error。通过调节毛刺频率，可以从“一秒钟偶发几个错误”到“一秒钟几百个错误”，模拟不同严重程度的真实环境问题。这对 GPU 芯片公司很有意义。因为芯片未来会插到不同厂商的服务器、riser、背板和整机柜系统中，不可能每个客户环境都像实验室一样干净。提前通过故障注入验证链路恢复、错误处理、驱动日志、firmware 策略和系统稳定性，可以显著降低后期客户现场问题的风险。十、电压拉偏和功耗监测：不是只看平均功耗，而是看异常瞬间电压拉偏工具的逻辑是，治具串在 PCIe 插槽和 GPU 卡之间，信号链路保持透明，但供电由测试模块接管。这样就可以把原本 12V 供电主动拉到 11V、13V、14V，或者按照微秒级时间序列做动态变化。这类测试不是为了简单测“功耗多少瓦”，而是为了验证卡在不同服务器平台、不同供电波动、不同负载变化下是否还能稳定工作。比如在 GPU 卡跑 IO、跑压力、功耗上升时，主动拉偏电压 10% 或 20%，观察系统是否报错、链路是否恢复、驱动是否重置、板卡是否掉电。同时，Power Analysis Module 可以透明监测电压、电流、功耗和边带信号。它可以长时间记录几小时、几天甚至几周的数据。对偶发问题特别有价值：比如凌晨 3 点 18 分系统日志里出现一次 GPU 异常，工程师可以回到对应时间点，查看当时电压、电流、功耗和 sideband 信号是否有异常波形。相比示波器，这种长期记录方式更适合定位低概率、非固定时间出现的问题。示波器需要知道接哪个信号、怎么触发、什么时候触发，而这类模块可以把相关信号全部接出来，长期记录，事后回溯。十一、最终建议：芯片回来之前，至少先准备基础分析环境会议最后，客户也基本认可一个思路：今年如果要买，第一阶段大概率先上 PCIe 6.0 Analyzer，并且要提前购买，否则等回片以后再采购、交付、培训、熟悉工具，就会非常被动。对这类自研推理 GPU 芯片公司来说，PCIe 6.0 分析仪不是锦上添花，而是 bring-up 阶段的基础工具。芯片回来以后，最先要面对的问题往往不是跑模型，而是：链路能不能训练到 Gen6 x16？ LTSSM 卡在哪个状态？ 是否进入 FLIT Mode？ 有没有频繁 Recovery？ 错误来自物理层、数据链路层还是事务层？ 与不同 Switch、不同线缆、不同服务器平台连接时差异在哪里？ 热插拔、掉电、降速、恢复是否符合预期？这些问题如果没有协议分析仪，很容易变成工程师之间互相猜测：到底是芯片问题、板卡问题、BIOS问题、固件问题、服务器问题、线缆问题，还是测试平台本身的问题？这也是这次交流最核心的结论：PCIe 6.0 时代，AI 推理芯片公司不能只关注算力指标、内存带宽和模型适配。真正进入工程落地阶段后，链路稳定性、协议兼容性、供电波动、故障恢复和系统级验证同样决定产品能不能顺利交付。从这个角度看，测试环境不是研发最后一步才补的工具，而应该在芯片回来之前就先搭起来。尤其是 Gen6 Switch、Analyzer、必要的 interposer、延长线、转接卡、故障注入和功耗监测能力，越早准备，越能在 bring-up 的第一时间把问题抓住。AI 推理芯片真正走向客户现场，拼的不只是芯片规格书上的 TOPS，也包括它在复杂服务器环境里，能不能长期、稳定、可解释地跑起来。更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND,新型存储技术NVM（RRAM/ReRAM, FRAM/FeRAM, MRAM, PCM, 3D-NOR, SRAM/DRAM等） DDR5/LPDDR5以及UFS测试方面的问题想咨询，可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本，我们已经整理收录在Saniffer公众号的【白皮书】菜单中。欢迎关注Saniffe公众号，点击底部菜单栏即可免费获取。如有任何技术问题，也可直接在公众号内留言交流。

最近和SerialCables总部产品经理的一次交流，信息量极其丰富，表面上看好像是一次产品介绍，但实际信息量比普通新品发布要大得多，我觉得很有必要和业内从事这方面的朋友分享。整场交流围绕PCIe Gen6实验室测试生态展开，也涉及到PCIe 7.0 Cable，从Gen6 Switch卡、不同芯片厂商之间的互通性测试，到CDFP/OSFP/QSFP-DD/MCIO等连接形态，再到主动铜缆、主动光缆、JBOF存储扩展和Quarch功耗测量接口，基本把接下来一段时间高速互连测试平台会怎么演进讲了一遍。更重要的是，这不是单纯介绍“某一张卡”或者“某一根线缆”，而是在讨论一个实际工程问题：当PCIe Gen6开始进入服务器、SSD、GPU、AI加速卡、DPU、网卡和各种Endpoint设备的验证阶段，实验室到底需要怎样的Switch平台、怎样的线缆、怎样的存储扩展架构，才能把真实环境里的互通性问题提前暴露出来。一、交流开场：这次重点是提前为中国客户交流演示做一些准备会议开始时，SerialCables产品经理先简单介绍了这次交流的背景，以及SerialCables的技术专家计划2026/6/3~5日到中国上海拜访交流。所以，感兴趣的朋友，可以后台发消息给我们联系，我们看时间允许的话可以安排本周的现场技术交流和演示。所以SerialCables产品经理一开始就把这次交流的目的讲得很直接：不是泛泛介绍产品，而是希望提前把SerialCables上半年的产品讲清楚，让Saniffer根据客户兴趣提前规划。哪些产品值得带来现场展示？哪些方案适合安排Live Demo？哪些客户更适合看Gen6 Switch卡，哪些客户更适合看线缆或者JBOF扩展？这也是整场交流的基调：围绕真实客户场景来谈产品，而不是只讲规格书。二、2026年上半年产品：SerialCables正在从Broadcom扩展到更多Gen6芯片生态进入正式内容后，SerialCables产品经理首先介绍了SerialCables在上半年重点推进的方向。他提到，目前SerialCables正在逐步完善Gen6相关产品组合，包括Retimer、Redriver以及Host Card Silicon（switch）相关平台。过去一段时间，SerialCables在PCIe Gen6上主要围绕Broadcom方案展开，但现在已经开始与Microchip公司合作，并完成了一款基于其新的PCIe 6.0 switch芯片的开发板。这点很关键。对很多客户来说，PCIe Gen6测试不只是“能不能跑到64GT/s”，更重要的是不同芯片厂商之间能不能互通。例如Broadcom Switch、Microchip Switch、Astera Switch、Marvell相关方案，未来都会出现在不同服务器、扩展箱、AI平台和存储系统里。如果实验室只能验证单一芯片平台，很多潜在互通性问题就会被漏掉。SerialCables产品经理强调，SerialCables之所以要与不同芯片厂商合作，就是因为客户真正想测试的是“不同厂商IC之间能不能Link up、能不能稳定工作”。这句话其实点出了Gen6测试平台未来的一个核心价值：它不只是一个扩展工具，而是一个互通性验证平台。三、Microchip PCIe Gen6 Switch卡：更像面向实验室的高连接度评估平台随后，SerialCables产品经理重点展示了基于Microchip的PCIe Gen6 Switch Host Card。这是本次交流中讨论最充分的产品之一。根据SerialCables产品经理介绍，这张卡目前已有样卡用于OCP西班牙巴塞罗那峰会相关展示，真正的测试和更多细节，需要等最终PCBA和后续手册完善。从连接形态看，这张Microchip Gen6 Switch卡比此前Broadcom版本提供了更多实验室接口。此前Broadcom Gen6卡主要是一个x16 Straddle Mount加四个x8 MCIO，而Microchip版本除了保留类似的Straddle Mount和MCIO连接能力外，还提供了CDFP、QSFP-DD以及一个被提到的Ardent Direct Attach接口。现场交流中特别问到QSFP-DD和CDFP的用途。QSFP-DD通常按x8使用，两组QSFP-DD可以组成Gen6 x16；CDFP则可以直接支持x16。SerialCables产品经理确认，这张卡是半高全长形态，适合实验室平台使用。对于Ardent接口，SerialCables产品经理也做了说明：它不是Microchip私有接口，而是一种Direct Attach形式，现场判断大约是x4，属于低噪声、直接走板内Trace的连接方式，这个后续将在最终产品手册里补充更完整的信息。这里有一个非常值得注意的点：这张卡目前主要用于实验室评估平台。它的连接器很多，但并不意味着所有接口可以同时满配使用。原因很简单：芯片总Lane数有限，连接器数量多，是为了给实验室提供更多组合方式，而不是为了让每个接口同时工作。四、为什么要做Broadcom与Microchip之间的互通性测试？交流中很自然地引出了一个重要问题：既然SerialCables已经有Broadcom Gen6 Switch卡，现在又有Microchip Gen6 Switch卡，那么两张卡能不能互相连接？能不能跑到Gen6 x16？会不会出现兼容性问题？这个问题并不是理论问题。我们此前在上海拜访另外一家PCIe 6.0 switch实验室时，就曾经把SerialCables的Broadcom Gen6 x16 Switch卡与他们的Gen6 x16原型Switch卡通过SerialCables PCIe Gen6 x16延长线连接，结果两张卡可以成功Link up到Gen6 x16。对客户来说，这类测试非常有价值。因为客户实验室里的Endpoint设备可能是SSD、GPU、AI加速卡、DPU、NIC，甚至是某种自研板卡。客户希望知道自己的设备接在不同PCIe Gen6 Switch后面，是否都能稳定工作。SerialCables产品经理也回应说，这正是SerialCables建立不同芯片合作关系的原因。客户不是只想买一张Switch卡，而是希望用它来验证不同生态之间的兼容性。这部分内容其实非常适合中国客户理解：PCIe Gen6进入工程化阶段后，真正的难点不是单点速率，而是多厂商、多线缆、多连接器、多Endpoint组合下的互通性。五、管理接口与软件：Broadcom已有GUI，Microchip更强调Python API之后讨论进入管理接口和软件工具。现场问到Microchip Gen6 Switch卡是否有USB Type-C管理接口。SerialCables产品经理确认有USB-C接口，但具体哪些功能通过USB-C访问，需要等最终手册出来后进一步说明。他还提到SerialCables可能会为这张板卡开发一套API，类似此前Host Card已经做过的Python Package。对于Broadcom Gen6 Switch卡B0版本，SerialCables产品经理确认SerialCables已经有GUI管理软件。至于Microchip版本，目前Microchip本身可能有自己的Utility，但SerialCables暂时还没有GUI。SerialCables产品经理判断，后续是否做GUI，要看SerialCables工程师拿到板卡之后的开发安排。有意思的是，SerialCables产品经理提到，很多客户目前对Python API的兴趣反而更高。原因也很现实：实验室自动化测试通常已经有自己的脚本、框架和流程。如果再学习一个单独GUI，反而增加负担。Python API更容易集成到自动化测试流程里，也更适合长期回归测试、Link训练测试、错误注入前后状态读取、设备重枚举等工程任务。现场也追问了Python API到底是通过PCIe Inline接口访问，还是通过USB-C串口访问。SerialCables产品经理初步判断是通过USB-C，但随后也谨慎表示需要向工程师确认，避免误导客户。这个细节很重要。因为对客户而言，管理路径决定了自动化系统的部署方式。如果通过USB-C串口管理，就更像实验室仪器控制；如果通过PCIe侧带或Inline路径管理，则可能与系统软件环境绑定更深。这个问题后续值得继续跟踪。六、Microchip卡的Lane资源与连接限制：接口多，但要按测试目的选择围绕Microchip卡的Lane分配，现场也展开了比较细的讨论。这张卡使用的是160 Lane级别的Switch IC，但板上连接器组合很多，包括x16 Uplink、多个x16或x8连接组合，以及x4 Direct Attach接口。现场粗略计算过，如果把多个x16接口和x4接口都算进去，使用的Lane数可能已经达到100 Lane左右。但SerialCables产品经理也特别强调，这种评估板不一定允许所有接口同时使用。换句话说，它提供的是“连接选择权”，不是“所有连接器同时满载使用”。在实验室里，工程师可以根据测试目标选择不同路径：有时需要接Analyzer，有时需要Fan-out到多个Drive，有时需要连接远端扩展箱，有时需要验证不同Cable Form Factor，有时则需要测试某个Endpoint在不同Switch Silicon下的表现。这也是评估板和量产板最大的区别。量产板追求固定拓扑和成本优化，评估板追求可变拓扑和测试覆盖率。价格方面，SerialCables产品经理当时还没有给出明确报价。因为产品还处在样卡和首批生产阶段，更多信息预计在后续几周内补充。七、Drive Fan-out与Hydra JBOF：Switch卡不能脱离线缆和存储扩展环境单独销售在讨论Microchip卡时，现场特别问到QSFP-DD、CDFP如何连接到更多E3、E1或U.2/U.3 SSD。这个问题非常实际：一张Switch卡如果只有高速接口，但没有合适的Fan-out线缆、转接板、Drive Cage或JBOF系统，客户很难真正把它用起来。SerialCables产品经理回应说，SerialCables会提供相应的Bifurcated线缆，用于从QSFP-DD或CDFP分出多个Drive连接。例如一个QSFP-DD x8可以连接到两个E3 SSD，一个CDFP x16可以分到四个E3 Drive，具体取决于线缆和目标设备形态。同时，SerialCables产品经理也提到了SerialCables的Hydra JBOF。它可以作为一种最多挂载8个Drive的扩展方案，配合Switch卡做演示和测试。当然，JBOF仍然需要合适的高速线缆进行连接，不是孤立存在的产品。这里其实有一个很重要的启发：客户需要的不是单一Switch卡，而是一整套可运行的测试环境。包括Host Card、Switch Card、Bifurcated Cable、Drive Cage、JBOF、Power Measurement、Sideband Access，以及必要的软件控制接口。只有这些组合起来，客户才能真正搭建Gen6 SSD、AI加速卡或网卡验证环境。八、Microchip卡到底啥时候可以交付？关于Microchip Gen6 Switch卡的交付节奏，SerialCables产品经理介绍得比较清楚。当时SerialCables手里只有少量原型样卡，其中一张用于OCP峰会相关展示。该展示主要是让客户看到硬件形态，并不是现场跑Live Traffic。后续测试要等Barcelona之后，随着最终PCBA到位逐步展开。对于普通客户，SerialCables产品经理提到SerialCables预计从Q3左右开始具备面向客户的生产和销售准备。我们也提出，希望Saniffer中国团队办公室能拿到一张Microchip Gen6 Switch卡，用于演示客户试用。SerialCables产品经理认为这很合理，也表示在SerialCables专家来中国时可以讨论是否把相关硬件带过来。这一点对后续市场推广非常关键。Gen6产品如果只停留在PPT和规格书层面，客户很难形成直观感受。相反，如果能在中国客户实验室现场展示Switch卡、Gen6线缆、Drive连接、Link训练和互通性验证，效果会好很多。九、Broadcom B0低Lane Count版本：从144 Lane A0走向更丰富SKU回到路线图后，SerialCables产品经理介绍了Broadcom B0相关产品。此前Broadcom A0阶段有144 Lane版本，但随着Broadcom芯片迭代，SerialCables会跟随Broadcom芯片进展推进B0系列。B0会有多种接口版本，包括MCIO、CDFP以及OSFP-XD等不同连接器形态。同一类Host Card，通过不同连接器版本覆盖不同客户场景。后续还会有低Lane Count版本，例如64 Lane甚至40 Lane方案，时间上可能在Q3逐步展开。这一变化说明SerialCables并不只是做一种“最大Lane数”的旗舰板卡，而是在根据客户实验室需求拆分SKU。对于很多客户来说，并不是每个场景都需要144 Lane或160 Lane；有些客户只需要更小Lane Count、更低成本、更适合某种连接器形态的验证平台。十、Gen6 EDSFF Redriver Adapter：与Quarch PAM形成组合价值接下来，SerialCables产品经理介绍了Gen6 Redriver相关产品。其中一个重点是EDSFF Adapter Redriver Add-in Card。这张卡更值得关注的地方，是它可以提供Quarch Mezzanine选项。也就是说，SerialCables的高速Redriver Adapter可以与Quarch PAM类模块配合，用于电压、电流、功耗以及Sideband相关测量，甚至可以对电源进行一定程度的干预。现场确认，该方案会形成两个SKU：一个是不带Quarch选项的SerialCables版本，另一个是带Quarch选项的SerialCables-QA版本。带Quarch选项时，还需要PAM Controller，并通过USB-C连接。这个组合非常适合SSD、EDSFF设备和高速Endpoint的研发测试。因为Gen6调试不仅要看信号能不能跑通，还要看设备在Link训练、速率切换、功耗状态变化、热插拔和异常恢复时的电源行为。如果Redriver Adapter本身就能结合Quarch测量能力，就可以把“高速信号路径”和“电源/Sideband观测”放到同一个测试链路里。十一、ACC和AOC产品路线图：CDFP x16 ACC与AOC是下一个重点随后交流进入主动线缆部分，这是整场交流另一个重点。SerialCables产品经理介绍了两类正在推进的产品：一类是PCIe Gen7 x16 CDFP ACC主动铜缆，长度约6米；另一类是PCIe Gen6 x16 CDFP AOC主动光缆，长度约到10.5米。ACC版本采用Linear Equalizer。SerialCables产品经理提到，初期版本会根据应用场景进行预校准后交付给客户。未来也可能有带On-chip Switch的版本，功耗会略高，但可以在连接后做一定自动调谐。AOC版本则是完全光纤传输。现场特别确认了一个关键问题：低速Sideband信号是否也通过光纤传输？SerialCables产品经理表示，工程师经确认Sideband并不是另外通过铜线单独走，而是会被编码、调制后通过同一根光缆传到另一端，再解调出来。这意味着客户不需要额外设计一条Sideband连接路径，工程实现会更简单。这点非常关键。PCIe over Fiber过去的一个工程痛点就是Sideband怎么走。如果高速差分信号走光纤，但PERST#、CLKREQ#、WAKE#等Sideband还要另外走铜线，系统集成就会非常麻烦。SerialCables这条AOC的设计思路，是把高速信号和Sideband管理放在同一根主动光缆体系里，降低客户工程负担。十二、FMS演示设想：用主动线缆连接Broadcom与Microchip Gen6平台在讨论CDFP主动线缆时，现场提出了一个很有价值的测试建议：当SerialCables有两张Microchip Gen6 Switch卡之后，可以使用这类Gen7等级或面向Gen6/Gen7的CDFP主动线缆，把两张卡连接起来，验证是否可以在Gen6下稳定Link up。SerialCables产品经理笑称，这其实已经接近他们计划在FMS上演示的内容。SerialCables希望在FMS上通过Broadcom CDFP、Microchip CDFP以及这些主动线缆，展示不同Silicon之间的Gen6互通能力。这对客户很有意义。因为未来客户真正关心的是：我手里的设备或平台，接到不同厂商Switch后是否能工作？中间换成主动铜缆、主动光缆后是否还能稳定？链路训练、速率协商、均衡、误码、恢复流程是否可靠？这类问题只有通过真实硬件组合才能回答。十三、CDFP、OSFP、QSFP-DD：不同连接器背后的成本与生态问题现场也讨论了CDFP的市场处境。CDFP是PCIe SIG早期定义的连接形态，但在数据中心大规模应用中并不是最普遍的接口。相比之下，OSFP、QSFP-DD等连接器因为在高速网络和光通信生态中用得更多，产业链更成熟，成本也可能更有优势。我们也提出，未来是否可以用两个x8 OSFP或QSFP-DD AOC/ACC组合成一个x16连接，从而实现Gen6 x16或Gen7 x16的远距离扩展。SerialCables产品经理认同这个方向，但也表示目前CDFP是他们正在做的第一步，后续会逐步覆盖更多接口。SerialCables产品经理还透露，SerialCables已经开始推进Gen7线缆组件，包括OSFP x8主动线缆，以及Gen7 MCIO相关变体。部分x8到多个x4的Bifurcated线缆可能已经有测试基础，第二年半年会开始更系统地市场推广和支持。这说明SerialCables的线缆路线不是只停留在Gen6，而是已经把Gen7作为下一阶段准备方向。十四、MCIO x8 ACC：两种结构，两种应用取向最后，SerialCables产品经理介绍了PCIe Gen6 x8 MCIO ACC主动铜缆。这类线缆属于后续主动线缆和Gen7推进的一部分。这条线缆有两种结构设想：一种是Redriver芯片集中放在中间PCB上；另一种是Redriver芯片分别放在两端连接器附近。现场把它们理解为Type 1和Type 2。Type 1中间有一块PCB，Type 2则两端各有芯片。这两种结构的差异，不只是长度问题。SerialCables产品经理解释说，如果把硅芯片放在连接器里，连接器会变得更大，对机箱内部走线、弯折半径、空间布局有更高要求；如果把芯片放在中间，连接器端可能更灵活，但整体布线方式又会不同。最终哪种更适合，要看客户机箱空间、连接路径、弯折方式和测试环境。芯片供应方面，SerialCables正在评估几种不同的方案。SerialCables产品经理再次强调，他们希望给实验室客户提供不同Silicon选择，因为客户做兼容性测试时，往往也希望比较不同Redriver或Equalizer方案的行为差异。现场也问到了温度范围，例如客户实验室是否需要覆盖-20℃到85℃这样的更宽测试条件。SerialCables产品经理当时没有直接答案，但表示这是非常好的问题，需要后续确认。这个问题同样非常现实：数据中心常规环境可能是0℃到65℃，但实验室可靠性测试、边界条件测试、工业应用验证，往往会要求更宽温度范围。十五、最后的讨论：只有Switch卡还不够，另一端的Cage、Shelf和JBOF同样关键会议临近结束时，我们再次回到一个非常实际的问题：如果SerialCables推出Microchip Switch卡，上面有CDFP、OSFP或QSFP-DD等接口，那么另一端应该接什么？如果没有对应的Cage、Shelf、JBOF或Drive Enclosure，客户拿到Switch卡和线缆之后，仍然很难连接大量Endpoint设备。SerialCables产品经理承认这是一个好问题。MCIO更偏向机架内连接，而CDFP更像外部连接接口。如果要让客户真正通过CDFP扩展到多块SSD或其他设备，SerialCables确实需要考虑提供另一端的连接方案，例如带CDFP接口的Shelf、Cage或类似JBOF的扩展产品。他没有承诺一定会推出这样的产品，但表示这个方向是合理的，会带回去讨论。这其实是整场交流的收尾重点：PCIe Gen6测试不能只卖单点硬件。Switch卡、线缆、Drive Cage、JBOF、Paddle Card、功耗测量、Sideband访问、GUI/API控制，都要形成一个完整平台。客户真正想买的不是“一张卡”，而是一个能把Gen6设备插上去、跑起来、测出来、复现问题的实验室环境。交流结论：PCIe Gen6测试正在从“信号能跑”进入“系统能不能稳定工作”这次SerialCables产品经理的交流传递出一个很清楚的趋势：PCIe Gen6生态正在从早期单点验证，进入更复杂的系统级验证阶段。早期客户关注的是有没有有没有Gen6 Switch、Gen6 Retimer、线缆能不能跑到64GT/s。但现在，问题已经变成：不同Switch芯片能不能互通？Broadcom、Microchip、Astera、Marvell等平台之间是否存在兼容性差异？GPU、DPU、AI加速卡、NIC、SSD等Endpoint接在不同Switch后面是否稳定？主动铜缆、主动光缆、CDFP、OSFP、QSFP-DD、MCIO这些连接方式如何组合？Sideband信号如何传输？电压、电流、功耗和链路状态如何同时观测？Python API能否接入客户已有自动化测试系统？这些问题，正是未来Gen6实验室最需要解决的问题。从这次交流来看，SerialCables正在把自己从“高速线缆供应商”扩展成“PCIe Gen6/Gen7实验室互连测试平台供应商”。这对中国客户，尤其是SSD、AI服务器、GPU/DPU/NIC、CXL设备和高速Switch研发团队来说，值得重点关注。如果后续我们带来Microchip Gen6 Switch卡、Broadcom B0平台、CDFP主动线缆、MCIO ACC样品，以及Hydra JBOF或相关Drive连接方案，那么这将不只是一次产品展示，而是一次非常有价值的PCIe Gen6互通性现场验证机会。更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND,新型存储技术NVM（RRAM/ReRAM, FRAM/FeRAM, MRAM, PCM, 3D-NOR, SRAM/DRAM等） DDR5/LPDDR5以及UFS测试方面的问题想咨询，可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本，我们已经整理收录在Saniffer公众号的【白皮书】菜单中。欢迎关注Saniffe公众号，点击底部菜单栏即可免费获取。如有任何技术问题，也可直接在公众号内留言交流。

我们在三月份的时候和某国产CPU芯片公司就HDMI/DP controller如何验证进行了一个友好交流，我们今天的【每日一题】就来结合现场演示和客户提问的交流来简单回顾一下国内用户针对这类视频接口测试最关心的问题。UniGraf HDMI/DP/Type-C 协议测试工具技术交流这次交流一开始并没有直接进入软件，而是先从设备的物理接口讲起。现场展示的设备主要有 DP 的 TX、RX，以及 Type-C 口的 TX、RX，总共四个主要接口。这里特别澄清了一点：界面上看到的 TX/RX，指的是 UniGraf 设备自身的 TX 或 RX，而不是被测设备的 TX/RX。也就是说，如果 UniGraf 作为 TX，就可以去连接被测设备的 RX；如果 UniGraf 作为 RX，则用于接收并分析被测设备 TX 发出来的信号。现场演示时，为了方便展示，采用了设备“自己接自己”的方式，也就是 TX 和 RX 互连，从而可以同时展示发送端和接收端的行为。随后，UniGraf 的 FAE 开始进行正式介绍。UniGraf 是一家总部位于芬兰的公司，成立于 1990 年，长期聚焦在 HDMI、DisplayPort 以及 USB Type-C 相关的协议一致性测试、研发验证和产线测试设备。其应用对象主要覆盖消费电子领域，例如手机、平板、显示屏、Soundbar、Monitor 等。FAE工程师 将 UniGraf 的产品定位分成了三个方向：第一类是 CTS 一致性测试，第二类是偏研发调试的 Link Analyzer、Monitor 等功能，第三类则是偏产线自动化测试的工具。在产品线介绍中，UCD500 被重点放在前面讲。它主要面向 DP 2.1 / eDP 相关测试，可用于 CTS 和研发验证；UCD400 更偏 DP 1.4；UCD300 系列可以覆盖 HDCP、Dolby 等测试；而 UCD240、UCD274 等则更多用于 Type-C 或产线自动化测试。UCD500 支持 DP 2.1 Link Layer CTS，同时还覆盖 Adaptive Sync、DisplayID、EDID 等相关测试项目。FAE工程师 提到，UCD500 对应的是 DP 2.1B 方向的执行方案，最高可以支持 8K60Hz，配合 DSC 可以到 16K60Hz，链路速率最高支持 UHBR20，也就是每 Lane 20Gbps，四 Lane 总带宽再考虑编码效率后，大约在 70Gbps 左右。同时它也支持 eDP 1.5 以上的相关协议特性，包括 Adaptive Sync、DSC、FEC、MST、LTTPR 等。进入软件演示后，FAE工程师 先打开了 UCD500 的控制软件 UCD Console。设备连接后，软件里可以看到不同角色配置。由于设备上有两组 DP 和两组 Type-C，这些接口可以组合成 DP-to-DP、DP-to-Type-C、Type-C-to-DP、Type-C-to-Type-C 等不同工作模式。进入具体界面后，可以看到 DP TX、DP RX 以及 Event Log 等窗口，分别用于信号发送、接收分析以及链路事件记录。软件演示的第一部分是 Link 状态。FAE工程师 强调，Link 是视频传输之前的基础环节，只有链路训练完成，后续的视频、音频和相关辅助数据才有意义。在 RX 侧界面中，可以看到 0 到 3 共四条 Lane 的状态，也可以看到当前速率、编码方式、Clock Recovery、Symbol Lock、Equalizer 等状态信息。演示中先从 UHBR20 切换到 8.1G，再切换到 5.4G，用来说明不同 Link Rate 之间的切换过程。切换到 8.1G 后，编码方式也从 DP 2.1 对应的 128b/132b 切换到 DP 1.4 对应的 8b/10b。相关 Link Rate 和能力信息，也可以在 DPCD 中看到；如果在软件界面中修改 RX 能力，相应变化也会体现在 DPCD 里。随后演示进入 eDP 部分。FAE工程师 通过 Try eDP 的方式将链路切换到 4.32G，并展示 eDP 支持的 Bitrate 信息。这里其实为后面客户提到的 PSR 埋下了伏笔。因为 eDP 不只是传输视频，还涉及笔记本、平板等内嵌屏应用中的低功耗显示特性，例如 PSR1、PSR2、Panel Replay、Selective Update 等。链路部分讲完后，演示进入 Pattern Generator。这个功能属于 TX 侧，主要用于产生视频码流。软件里可以配置 Timing 参数，例如 H Active、V Total 等，也可以自定义分辨率。FAE工程师 特别提到，车载屏幕经常不是标准分辨率，因此这类自定义 Timing 功能就很有用。内置图案包括 Color Bar、Color Space、棋盘格、Color Squares 等，也可以设置 Color Depth，从 6BPC 到 16BPC；Color Format 可以选择 RGB、YCbCr 4:4:4 等。现场还演示了切换图案，例如切换成棋盘格，并观察 RX 侧收到的视频参数。接下来是 DPCD 和 EDID。DPCD 主要用于定义 RX 的能力，例如是否支持某些 Link Rate、是否支持 eDP 等。FAE工程师 演示了将某个能力关闭后，再从 DPCD 重新读取，软件中对应能力就会消失。EDID 部分则更接近显示设备能力描述。软件提供 EDID 编辑模式，可以直接修改 EDID 参数，而不必手动改底层寄存器值；同时支持导入和导出 EDID 文件，格式包括 bin、txt、xml 等。EDID 中可以查看和修改主要分辨率、HDR10+ 支持等信息。演示中还展示了在 RX 侧修改 EDID 后，再由 TX 读取出来，说明这个工具可以用来模拟不同显示设备能力，便于验证 Source 端对 EDID 的识别和响应。随后进入 HDCP。FAE工程师 介绍了不同类型的 Key，例如 Product Key 和 Test R2 Key。Product Key 更接近市场上正式产品使用的模式，而 Test R2 Key 则适用于中间存在 Repeater、Retimer 等场景。软件可以展示 HDCP 授权加密过程，并在 Monitor 或 Event Log 中查看交互过程、状态和相关 Key 信息。这里对做 HDMI/DP 兼容性调试非常关键，因为很多黑屏、闪屏、不能播放受保护内容的问题，最终都会和 HDCP 鉴权流程有关。之后演示了 FEC。FEC 使用 Reed-Solomon 纠错机制，FAE工程师 现场说明可以人为产生一些错误，再观察 RX 侧是否能够检测和更新对应状态。对于 DP 2.1 / UHBR 场景来说，FEC 是高速链路稳定性判断的重要组成部分，不只是“有没有画面”，更要看链路中是否存在可纠正或不可纠正错误。交流中间，客户针对 Pattern Generator 提出了一个很实际的问题：这个工具是不是只能产生简单图像？如果要做视频压力测试怎么办？FAE工程师 的回答比较务实：视频本质上也是一帧一帧传输，Pattern Generator 也是按帧发送图像。如果要判断 Source 端传输的稳定性，通常不会播放一个普通视频文件，因为每一帧内容变化，CRC 值很难提前固定。更可行的方案是让 Source 端持续输出一张固定图片，这样每一帧的 CRC 应该保持一致。工具可以抓取 20 帧、200 帧、甚至 2 万帧进行 CRC 比对。如果中间发生撕裂、闪屏、像素错误或链路不稳定，就会出现某些帧的 CRC 和预期不一致。这个回答也把“视频显示压力测试”从肉眼观察，转化成了可量化的 CRC 检测方法。随后客户又提到 PSR。FAE工程师 一开始没有听清，以为是 TSR，后来确认是 eDP 的 PSR 功能。UniGraf 设备支持 eDP 1.5 中的 PSR1、PSR2，以及 Panel Replay。后续演示中可以看到 PSR 支持、Panel Replay、Selective Update 等能力，也可以配置区域更新。现场还讨论了 PSR 进入时 Main Link 如何处理、是否能够接收到进入 PSR 的指令、PSR 与 DSC 是否可以同时打开等问题。FAE工程师 表示这些功能设备侧是支持的，但部分细节需要结合实际测试场景进一步确认。音频部分也做了较长交流。软件中有 Audio Generator，可以配置通道数、采样率、频率等参数，例如 2 channel、192kHz 等。RX 侧可以检测到音频帧数、通道数、采样率，并显示波形和频谱。客户问到是否可以看到真实音频数据，例如外部输入一个 wav 文件后，能不能在输出端导出音频数据并和输入做对齐。FAE工程师 表示可以记录一段音频，例如记录几秒钟，并以 WAV 格式导出。对于 SDP 包、Audio InfoFrame 或类似辅助数据，也可以在 Event Log 里查看。音频讨论中还出现了一个比较专业的问题：DP 里面是否支持 HBR Audio，也就是 High Bit Rate Audio。FAE工程师 当场表示 HDMI 里听过 HBR Audio，但 DP 这边是否以同样方式支持需要再确认。客户进一步解释，DP 中也存在类似概念，只是叫法可能不同，尤其涉及 LPCM 之外的压缩音频，例如 Dolby Atmos 等。FAE工程师 现场能确认的是，当前演示主要基于 LPCM；至于 HBR 或更高采样率、压缩音频格式，需要回去进一步确认。这一点在总结时需要保留，因为它是客户真实关注但现场没有完全闭环的问题。后面演示转向 Adaptive Sync。FAE工程师 展示了 RX 侧 Adaptive Sync 能力，并通过改变刷新率参数，让帧率从 60Hz 降到大约 31Hz 左右。软件中可以通过增加 VBlanking 的方式改变每帧间隔，并在 SDP 中看到 Adaptive Sync 相关辅助信息。这个部分说明 UCD500 不只是静态显示测试工具，也可以用于可变刷新率相关特性的验证。在完成 DP/eDP 相关内容后，现场切换到 HDMI 2.1 工具 UCD422。FAE工程师 介绍，UCD422 面向 HDMI 2.1，支持 FRL 模式，同时向下兼容 HDMI 2.0 的 TMDS 模式。演示界面中可以看到 TMDS 1/10、FRL 状态、HDCP 状态以及 FRL 链路状态等信息。HDMI 部分同样支持视频 Pattern、音频、CEC、I2C、HPD、Packet 等记录。比如 HDR10+ 相关 Feature，也可以通过软件产生并在事件记录里看到。HDMI 部分还讨论了 DSC。客户注意到，在 DP 演示中可以看到 DSC 相关选项，但 HDMI RX 侧似乎没有直接看到 DSC 开关，于是追问 HDMI RX 是否支持 DSC 相关状态显示、是否能分析压缩图片、是否能比较 DSC CRC。FAE工程师 解释说，TX 侧可以设置 DSC；RX 侧对于 DSC 的显示位置没有那么直观，但工具可以对压缩后的图片做 CRC 相关分析。现场提到两种 CRC：一种是 Test CRC，一种是 DSC CRC。如果要对 Source 端压缩后的图片进行比对，可以利用这些 CRC 来判断输出是否符合预期。不过客户希望确认 RX 侧 DSC flag、SCDC 里的状态、以及软件解码显示能力，这部分 FAE工程师 表示需要进一步向 RD 确认。在后面的问答中，客户把问题进一步拉到自动化测试和硅前/硅后验证场景。比如在 APG 或 FPGA 阶段，UniGraf 的 TX 数据如何给到 DUT？如果是硅后芯片回来，芯片自身 CPU 或图像引擎产生数据，再发给 UniGraf RX，又该如何使用？现场的回答是，如果 UniGraf 作为 Source，就直接接 DUT 的 DP RX；如果 DUT 自己产生 Pattern，则 UniGraf 作为 RX 接收并分析。对于 APG 场景，被测系统通常需要自己在 FPGA 或软件环境里产生 Pattern，UniGraf 负责接收、捕获、解析和判定。客户还关心是否可以通过脚本做长时间稳定性测试。例如连续发送特定视频帧，抓取每一帧 CRC，不依赖人工肉眼观察，而是用脚本自动判断 pass/fail。FAE工程师 表示这类需求可以通过工具的 API 或脚本命令实现，UniGraf 可以提供自动化控制能力。客户如果有特定测试条件，也可以把判定逻辑写出来，由 UniGraf 协助做相应脚本或测试流程。对于长时间不间断测试、帧级 CRC 检查、特定参数触发、失败条件捕获，这套工具是可以支撑的。最后，讨论集中在 Deep Analysis / Link Analyzer 能力。客户问到如果要看到更底层的数据，例如 VB-ID、MSA、SDP、BS、SR、Mvid/Nvid、音频包、VBlanking 中插入的各种数据，是否都能解析。FAE工程师 表示，在 Deep Analysis 或 Link Analyzer 模式下，可以看到 Main Link 中的很多底层数据；如果存在音频，音频包也会插在 VBlanking 区域中。工具可以按帧显示数据是否正常，也可以设置 Trigger，比如针对 SR、MSA 参数变化、标志位变化等进行触发。客户还问到数据是解扰前还是解扰后，FAE工程师 回答显示的是解扰后的数据。整个交流的最后，客户又追问了一个细节：如果每一帧里少发了某个东西，例如某个 VB-ID、Mvid/Nvid 或帧结束相关标志，工具能否检测出来。FAE工程师 表示可以通过帧级检查和触发机制发现异常，软件会显示这一帧是好的还是坏的；如果某些帧存在缺失、损坏或状态异常，可以进一步定位。对于更复杂的自动化判定，可以通过脚本和参数检查来实现。会议最后，大家确认主要问题已经交流完毕，部分关于 HBR Audio、HDMI RX DSC 状态显示、SCDC/DSC flag 等细节需要 UniGraf RD 后续再确认。整体来看，这次视频演示不是单纯介绍一个 HDMI 测试盒子，而是从 DP/eDP 到 HDMI 2.1，把 UniGraf 工具在 Source/Sink 模拟、链路训练、Pattern 生成、EDID/DPCD 能力模拟、HDCP 鉴权、FEC 错误监测、CRC 帧级稳定性测试、Audio/SDP 解析、Adaptive Sync、PSR、FRL/TMDS、DSC 以及自动化脚本测试等环节串了一遍。对于研发团队来说，它的价值不只是“能不能点亮画面”，而是能把视频接口调试中最难讲清楚的部分——链路状态、辅助通道、帧级数据、音视频同步、HDCP、DSC、CRC 和底层事件——尽量变成可观察、可记录、可复现、可自动化判断的测试过程。更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND,新型存储技术NVM（RRAM/ReRAM, FRAM/FeRAM, MRAM, PCM, 3D-NOR, SRAM/DRAM等） DDR5/LPDDR5以及UFS测试方面的问题想咨询，可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本，我们已经整理收录在Saniffer公众号的【白皮书】菜单中。欢迎关注Saniffe公众号，点击底部菜单栏即可免费获取。如有任何技术问题，也可直接在公众号内留言交流。

昨天碰到有个任务要用便携笔记本下面的GPU处理一些推理模型，突然想起来2026年2月份春节前折腾购买的华硕Asus ROG幻14AIR RTX5080 笔记本安装Ubuntu Linux 以及进行GPU测试的狗血过程，本来也是想用来调试宇树科技的GO2 EDU教育版机器狗，结果变成了调试这台华硕Asus ROG幻14AIR笔记本电脑，不过总算折腾通了。但是在Windows 11下面可以跑到PCIe 5.0 x8的NVIDIA RTX 5080 GPU在Ubuntu Linux下面只能跑到Gen1 x8 - 这个问题还很难通过SerialTek PCIe 5.0分析仪进行问题分析，因为该GPU不是一张插卡而是一颗BGA芯片 。 想了好多个如何给今天的视频起个名字，最终还是你看到的文章标题觉得更贴切些，但是下面这些名字其实都真实反映了当时碰到安装、调试的真实的痛苦过程。 《两天折腾到凌晨：RTX 5080 笔记本装 Ubuntu，结果踩了一堆没人告诉你的坑》 《花两万买 RTX 5080 笔记本，装 Linux 后我才发现：真正的问题根本不是 GPU》 《为什么 RTX 5080 + Ubuntu 会把工程师逼疯？一次真实 Linux 装机实录》 《从 Gen1 x8 到 CUDA 13.1：RTX 5080 Mobile + Ubuntu Linux 全链路调试实录》 《RTX 5080 Mobile 真能跑 Linux 吗？一次 Ubuntu 25.10 + CUDA + PCIe 调试全记录》 《新 GPU + 新 Linux + 新 PCIe：为什么 2026 年装 Ubuntu 仍然像“工程项目”？》 《为什么调试机器狗的工程师，都开始背着 RTX 5080 笔记本到处跑？》 《为了调试宇树 Go2，我们把 RTX 5080 笔记本折腾成了 Linux 实验平台》 《从机器狗到 CUDA：一台 RTX 5080 笔记本背后的 AI 工程现实》 《RTX 5080 很强，但 Linux 更“硬核”：一次让人崩溃的 Ubuntu 安装经历》 《2026 年了，为什么一台 RTX 5080 笔记本装 Linux 还能折腾两天？》 下面是我们针对本次将近1个小时的调试视频的解说文本，注意：这个是折腾好了之后重新拍摄的，从开始折腾到达到这个Gen1 x8可是花了比这个多得多的时间！ ASUS ROG 幻14 Air RTX5080 安装 Ubuntu Linux 24.04 / 25.10 与 GPU 调试实录 这次交流主要围绕一台新购买的 ASUS ROG 幻14 Air 笔记本展开，重点并不只是“装 Linux”，而是围绕： RTX 5080 Mobile GPU Ubuntu Linux NVIDIA CUDA 环境 PCIe / GPU 驱动 机器狗开发调试 AI 推理环境 这些内容做了一次比较完整的现场折腾与经验分享。整个过程其实非常典型：硬件很新、性能很强，但 Linux 生态支持远没有想象中成熟。 上面的截图显示了硬件配置性能还是很强的。 一、为什么会买这台 RTX5080 笔记本？ 一开始先介绍了这台机器本身： AMD Ryzen AI 9 处理器 12核24线程 NVIDIA RTX 5080 Mobile GPU 出厂预装 Windows 11 购买时正好赶上国补，原价两万二左右，最后大概一万九入手。 但真正关键的，并不是“玩游戏”，而是两个实际用途： 1）本地 AI 推理与 GPU 测试 因为 RTX5080 Mobile 已经具备比较强的 AI 推理能力，所以希望拿它做： CUDA 环境测试 本地推理 GPU 压力测试 AI Demo 2）调试宇树 Go2 机器狗 这里其实是整个视频里非常有意思的一部分。 交流中提到： Go2 开发版价格接近 10 万 内部本身就带 NVIDIA GPU 机器人内部运行 Ubuntu Linux 需要工程师背着笔记本实时调试 因此现场希望： 在笔记本上搭建一个与机器狗内部接近的 Ubuntu + CUDA 环境。 这样调试 ROS、AI 推理、视觉算法时更方便。 二、为什么最终放弃 Ubuntu 24.04，改装 25.10？ 这是整个过程最核心的“坑”。 最开始原本计划： 安装 Ubuntu 24.04 LTS 因为目前很多 AI / ROS 环境都基于它 但很快发现： 24.04 在这台机器上问题非常多 包括： Live USB 黑屏 启动异常 重启后配置丢失 GPU 驱动不稳定 原因其实很明显： 这台机器太新了。 而 Ubuntu 24.04 的发布时间是： 2024 年 4 月 但 RTX 5080 Mobile 属于更后期的新硬件。 于是最终决定： 直接安装 Ubuntu 25.10 并使用： Linux Kernel 6.17 这样才能较完整支持： 新 AMD 平台 RTX 50 系 GPU 新 PCIe 拓扑 新 ACPI / 电源管理 三、安装 Linux 时遇到的第一个大坑：SSD 根本识别不到 这里出现了一个非常“工程现场化”的问题。 他们拆掉原厂 Windows SSD 后： 换上一块新的 PCIe 4.0 x4 NVMe SSD。 结果： BIOS 根本找不到盘 后来折腾发现： 原厂 SSD 上有一层类似“铝箔护套”的结构。 必须： 拆下来 套到新 SSD 上 系统才能正常识别。 这一段其实非常典型： 很多高端轻薄本现在： EMI 屏蔽 导热 接地 都已经做到很极致。 看似不起眼的“护套”，实际上可能影响： 接地 屏蔽 天线 温控 BIOS 检测 四、Linux 装好了，但 GPU 其实还没真正工作 系统启动后： 虽然已经进入 Ubuntu 桌面。 但实际上： RTX5080 并没有真正正常工作。 一开始系统默认加载的是： Open Source 驱动 但很多 CUDA 能力并不完整。 于是开始继续折腾： NVIDIA Driver CUDA CUDA Toolkit Demo Suite 五、NVIDIA 驱动到底装哪个？ 现场交流里其实花了不少时间在这个问题上。 最后结论是： Ubuntu 推荐安装 590 系列驱动 因为： 590 系列对： RTX40 RTX50 新 Blackwell 架构 支持更完整。 而老一些的驱动： 比如 580 系列。 更多是兼容 Maxwell 等旧 GPU。 这里也提到一个非常真实的问题： 很多 Linux 用户： 经常看到： Open 驱动 Proprietary 驱动 Recommended 驱动 其实并不知道区别。 而对于 CUDA、AI 推理来说： “能亮机”和“GPU 真能跑 AI”完全是两回事。 六、CUDA Toolkit 安装过程比想象复杂 接下来又遇到 CUDA Toolkit 的问题。 交流中提到： CUDA Toolkit 有两种安装方式： 第一种：Ubuntu 仓库安装 直接 apt / pip 安装。 优点： 简单 缺点： 缺少很多 NVIDIA Demo Suite 工具不完整 第二种：NVIDIA 官网安装 需要： 选择 Ubuntu 版本 选择 CUDA 13.1 选择 x86 选择 network/local 安装 然后一步步执行命令。 但这里又遇到一个问题： NVIDIA 官网居然没有 Ubuntu 25.10 只有： 22.04 24.04 因此只能“硬套”24.04版本去装。 这其实非常能说明： Linux 新平台 + 新 GPU + 新 CUDA 的生态同步速度，远没有 Windows 那么成熟。 七、最有意思的一幕：GPU 居然只跑在 Gen1 x8 后面他们开始用： lspci 查看 GPU 状态。 结果发现： RTX5080 实际链路状态： Gen1 x8 downgraded 而理论应该是： Gen5 x16 这一段其实特别有意思。 因为这已经不是： Linux 安装问题 而是： PCIe 链路训练问题 也就是说： GPU 实际 PCIe Link Training： 并没有真正训练到 Gen5 x16。 这里面可能涉及： BIOS ASPM Linux PCIe 驱动 NVIDIA 驱动 电源管理 Kernel ACPI GPU Firmware 等等很多问题。 这一幕其实和很多服务器 PCIe 调试现场非常像。 八、轻薄本 + 高性能 GPU，本质矛盾仍然存在 后面他们还专门讨论了： 为什么很多笔记本虽然支持 PCIe 5.0。 但： 很长时间不敢真正上 PCIe 5.0 SSD。 原因其实就一句话： 太热了。 包括： GPU SSD VRM 热管 风扇 都已经逼近极限。 再上： PCIe 5.0 NVMe SSD 功耗和发热会继续暴涨。 于是： 掉速 降频 热保护 都会出现。 这一段其实和现在很多 PCIe 5.0 SSD 掉盘、掉速问题，是完全呼应的。 九、最后一个感受：Linux 在高端消费级平台上，仍然像“工程实验” 整个视频最后最大的感受其实是： Windows 是“消费品” Linux 更像“工程项目” 尤其： 最新 AMD 平台 RTX50 GPU CUDA Ubuntu PCIe 5.0 AI 推理 这些东西叠加之后。 会发现： 很多问题根本没有成熟文档。 大量内容只能： 查论坛 查 Github 查 Reddit 自己试 自己踩坑 甚至很多问题： 厂商自己都没完整验证。 这也是为什么： 现在很多真正做： AI 机器人 CUDA GPU 推理 Linux 驱动 的工程师。 其实每天都在“半开发、半运维、半调试”的状态里工作。 更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND,新型存储技术NVM（RRAM/ReRAM, FRAM/FeRAM, MRAM, PCM, 3D-NOR, SRAM/DRAM等） DDR5/LPDDR5以及UFS测试方面的问题想咨询，可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本，我们已经整理收录在Saniffer公众号的【白皮书】菜单中。 欢迎关注Saniffe公众号，点击底部菜单栏即可免费获取。如有任何技术问题，也可直接在公众号内留言交流。  

我们最近工程师简单讲了一下电脑开机时候的底层PCIe链路初始化的大概过程，也就是LTSSM （link training status state machine)，我们根据下面的大概17分钟的视频讲述的顺序整理了一下文本，尽量保留了“工程师边看 Trace 边讲解”的现场感，希望对于这方面感兴趣的朋友有帮助，有时间的可以直接看视频！ 用 SerialTek BusXpert 看懂 PCIe LTSSM：一次完整链路训练过程解析 这段视频主要演示了如何使用 SerialTek 的 BusXpert 软件分析一段 PCIe Trace，并借助其中的 LTSSM 视图观察 PCIe 链路从上电、检测、训练，到最终进入高速 L0 状态的完整过程。讲解重点不是单纯介绍 PCIe 规范，而是结合真实抓到的 Trace，说明每一个状态大概发生了什么、为什么会这样跳转，以及在调试链路训练问题时应该重点看哪些信息。 一、从整段 Trace 入手：先判断链路大概经历了什么 视频一开始先打开了一段 BusXpert 抓到的 PCIe Trace。整个 Trace 覆盖了从设备上电、复位、链路训练，到后面开始出现数据交互的一段过程。 在最前面，可以看到链路处于 Electrical Idle 状态。这个阶段通常意味着设备可能还没有真正开始工作，比如尚未上电、复位还没有释放，或者链路双方还没有进入有效训练过程。 继续往后看，Trace 中开始出现 DLP 相关内容，这说明链路已经不再只是物理层的空闲状态，而是逐步进入到数据链路层活动阶段。也就是说，在 Electrical Idle 和后面 DLP 活动之间，中间那一段就是本次分析真正关注的核心：PCIe LTSSM 建链过程。 随后，视频将 Trace 放大，能够看到黄色的 Training 区域，以及上下游方向的信号变化。这里已经可以初步判断，链路开始进入 PCIe 训练阶段。 二、放大 Training 区域：从 TS1、TS2 和 SKP Ordered Set 看链路训练 在 Training 区域继续放大之后，可以看到 Trace 中出现大量 TS1 Ordered Set。这说明链路已经进入 Polling 相关阶段。 视频中特别提到，中间还可以看到一些黑色的小段，进一步放大后发现是 SKP4，也就是 Skip Ordered Set。这个内容在 PCIe 链路中非常常见，它主要用于补偿链路两端时钟之间的微小差异。 PCIe 两端的收发时钟并不是绝对同步的，接收端通常需要从数据流中恢复时钟。为了避免弹性缓冲区因为两边时钟差异而发生溢出或欠载，就需要周期性插入 SKP Ordered Set 来做补偿。 随后还能看到 TS2 Ordered Set，这说明链路已经从早期 Polling 阶段继续往后走，进入到 Configuration 相关阶段。视频里强调，BusXpert 不只是能看到一个粗略波形，还可以在下面查看任意时间点附近到底发送了哪些 Ordered Set，例如 TS1、TS2、SKP 等。 三、打开 LTSSM Widget：专门观察状态机切换 为了更清楚地分析链路训练过程，视频中打开了 BusXpert 里的 LTSSM Widget。这个视图可以把底层 Trace 中的状态机变化单独提取出来，便于观察链路从 Detect、Polling、Configuration、L0、Recovery 等状态之间如何跳转。 在 LTSSM 视图里，前面仍然可以看到没有上电或刚上电时的阶段。随后链路进入 Detect 状态，再往后出现 Polling Active，最后进入绿色的稳定链接状态。 这个视图的价值在于：如果只看原始 Trace，可能会看到很多 Ordered Set、Electrical Idle、DLP 等内容，信息比较杂；而 LTSSM Widget 可以直接把状态变化抽出来，让工程师快速判断链路训练卡在哪一步、有没有异常回退、有没有反复 Recovery 等。 四、Detect 阶段：设备是否存在，首先靠电气检测判断 视频接着回到更早的位置，专门找 Detect 是什么时候开始跳转的。 Detect 阶段非常短，但它很关键。设备刚上电、复位释放之后，链路首先进入 Detect.Quiet。在这个阶段，Root Port 或上游端会尝试判断对端是否真的插了设备。 检测方式不是一开始就发送正常 PCIe 数据，而是通过 TX 端发出 Detect 脉冲，观察对端的电气响应。如果对端有设备存在，通常 RX 端会有对地 50Ω 终端阻抗，中间 TX/RX 之间还有 AC 耦合电容，这样就形成了一个阻容网络。Detect 脉冲经过这个网络后，波形会发生变化，发送端就能据此判断：对面确实有设备插入。 一旦确认对端存在，状态就会从 Detect.Quiet 很快跳到 Detect.Active，再进入 Polling 阶段。 这一段对于调试非常重要。如果链路长期卡在 Detect，通常就要优先怀疑设备没有被电气检测到，例如连接器、线缆、转接板、AC 耦合、电源、PERST#、终端阻抗等问题。 五、Polling Active：双方开始发送 TS1 进入 Polling 后，双方开始发送 TS1 Ordered Set。视频里解释，TS1 大约由 16 个 symbol 组成。PCIe 早期链路训练阶段，symbol 是非常基础的数据单位。 TS1 的第一个 symbol 通常是 K28.5 / COM，可以理解为 Ordered Set 的起始标识。后面还会包含 Link Number、Lane Number、速率能力等字段。 不过，在最早的 Polling 阶段，很多字段还没有真正协商出来，例如 Link Number、Lane Number 等，因此这些位置会先填入 PAD。也就是说，这时候双方只是先把基本训练序列发起来，还没有完成完整链路编号、lane 编号、极性等细节确认。 视频中还提到，规范要求会发送大量 TS1，比如约 1024 个 Ordered Set，目的就是给对端足够的接收和锁定时间。对端只要连续收到一定数量的有效 TS1，比如连续 8 个 TS1，就可以继续往 Polling.Configuration 阶段推进。 六、Polling Configuration：继续交互 TS1，并逐步带入链路参数 在 Polling.Active 之后，链路进入 Polling.Configuration。这一阶段仍然以 TS1 交互为主，但内容开始变得更有意义。 视频中特别补充了一点：TS1 里面也会包含速率相关信息。由于 PCIe 链路刚开始上电训练时，通常是从最低速率开始，也就是 Gen1 2.5GT/s，因此一开始 TS1 里的速率字段会先标识为 Gen1。 这一步可以理解为双方先用最稳妥的基础速率把链路拉起来。等基础链路建立成功后，再通过 Recovery 等机制逐步切换到更高速度。 在 Polling 后期，Trace 中开始出现 TS2。TS2 的出现通常意味着链路训练已经进一步推进，准备进入 Configuration 阶段。 七、Configuration 阶段：协商 Link Number、Lane Number 和翻转关系 进入 Configuration 阶段之后，链路继续发送 TS1 和 TS2，但此时 TS2 中已经不再只是 PAD，而是开始携带更明确的链路信息。 视频里重点提到，TS2 会带有 Link Number 和相关链路编号信息。每个 Link 都有自己的编号，每条 lane 也有对应的 lane number。双方通过这些信息判断当前连接关系是否正常。 这里还涉及一些非常实际的调试问题，例如： lane 顺序是否反了； link 是否需要翻转； lane polarity 是否发生极性翻转； 两端看到的 lane number 是否匹配。 视频举了一个例子：如果一端认为自己发的是 lane 0，而对端看到的却类似 lane 7，那么双方就可以据此判断可能存在 lane reversal，需要进行对应处理。 这一段对工程调试很有价值。很多链路不是完全不起来，而是由于 lane mapping、极性翻转、线序设计、转接板布线等问题导致训练异常。通过 TS1/TS2 中的字段，可以看到双方到底是如何认识这条链路的。 八、第一次进入 L0：先以 Gen1 2.5GT/s 建立基础链路 当 Configuration 阶段的协商完成后，链路就会进入 L0。 不过，视频中特别说明，这时候的 L0 还只是最基础的 L0，也就是 Gen1 2.5GT/s 速率下的 L0。它的意义是：链路双方已经确认基本连接没有问题，链路可以正常建立，数据链路层也可以开始工作。 进入 L0 后，可以看到 Trace 中开始出现数据链路层相关内容，同时也会继续看到一些 SKP Ordered Set。此时链路已经“通了”，但还没有达到最终目标速率。 视频观察到，这一段 L0 维持在 2.5G，也就是 Gen1 速率。后面如果设备和系统都支持更高速率，链路会继续通过 Recovery 状态进行速率切换。 九、从 L0 跳入 Recovery：开始向更高速度训练 链路在 Gen1 L0 稳定以后，双方完成一些基础交互，例如 credit 相关信息之后，会再次进入 Recovery。 Recovery 并不一定代表链路异常。很多时候，PCIe 链路从低速切到高速，本来就要经过 Recovery 相关子状态。 视频中看到链路进入 Recovery.Speed，开始进行 speed change。也就是说，链路先在 Gen1 下建立起来，然后再逐步切换到更高的速率。 随后，Trace 中可以看到链路先从 2.5GT/s 切到 8GT/s，也就是 Gen3 速率。进入 8G 后，中间会出现一段空闲或 unknown 状态，随后继续观察后面的状态变化。 十、从 8G 到 16G，再到 32G：逐级完成高速训练 视频继续往后看，发现链路从 8G 后面又跳到了 16GT/s。在切换到 16G 的过程中，双方仍然会交互 TS2，也会出现 Electrical Idle 相关序列。 这里可以看到一些典型过程，例如： Start Electrical Idle； 进入 Electrical Idle； 退出 Electrical Idle； 再进行下一轮链路状态切换。 随后链路继续切换到 32GT/s，也就是 PCIe Gen5 速率。 这一段体现了 PCIe 高速链路训练的基本思路：不是一上来就直接跑最终速率，而是先在低速下建立可靠连接，再通过 Recovery 逐级切换，最终达到双方共同支持的最高速率。 十一、32G Recovery Lock / Recovery Idle：高速锁定完成 切换到 32G 后，链路会进入一些 Recovery 子状态。视频中提到其中一个关键状态是 Recovery.Lock。 Recovery.Lock 可以理解为在目标高速率下完成锁定。此时链路已经在 32GT/s 下完成必要的同步和锁定动作。期间双方仍然可能会交互 TS1、TS2，也会出现 Electrical Idle、Exit Electrical Idle Ordered Set 等内容。 等这些交互都没有问题后，链路进入 Recovery.Idle，再最终跳入 32G L0。 这意味着链路训练过程真正完成：不仅基础链路已经建立，而且高速速率也已经成功切换并稳定运行。 十二、最终进入 32G L0：完整训练过程结束 视频最后看到链路进入 32G L0。这代表该 PCIe Gen5 链路已经以 32GT/s 的速率进入正常工作状态。 整个训练过程可以概括为： Electrical Idle / Detect → Polling.Active → Polling.Configuration → Configuration → Gen1 L0 → Recovery.Speed → 8G → 16G → 32G → Recovery.Lock → Recovery.Idle → 32G L0 这个过程说明，PCIe 链路训练不是一个简单的“插上就通”的动作，而是双方在电气检测、Ordered Set 交互、速率协商、lane/link 编号确认、极性/翻转判断、低速建链、高速切换等多个步骤中逐步完成的。 十三、这段演示对工程调试的实际意义 这段视频最大的价值，是把 PCIe LTSSM 从规范里的状态图，拉回到了真实 Trace 里。 在实际调试中，如果一条 PCIe 链路不能正常起来，仅仅看系统是否识别设备是不够的。通过 BusXpert 这类协议分析工具，可以进一步判断问题到底发生在哪个阶段： 如果卡在 Detect，要优先检查对端设备是否被电气检测到，包括连接器、线缆、终端、电源、复位等。 如果卡在 Polling，要重点看 TS1 是否正常发送和接收，链路双方是否能完成基础训练。 如果卡在 Configuration，就要关注 TS1/TS2 里的 Link Number、Lane Number、lane reversal、polarity inversion 等协商信息。 如果能进 Gen1 L0，但不能升到 Gen4/Gen5，就要重点观察 Recovery、Speed Change、Electrical Idle、Equalization 以及高速信号完整性相关问题。 如果反复进入 Recovery，则可能说明链路高速状态不稳定，或者在速率切换、均衡、时钟、retimer、线缆、转接板等环节存在问题。 更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND,新型存储技术NVM（RRAM/ReRAM, FRAM/FeRAM, MRAM, PCM, 3D-NOR, SRAM/DRAM等） DDR5/LPDDR5以及UFS测试方面的问题想咨询，可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本，我们已经整理收录在Saniffer公众号的【白皮书】菜单中。 欢迎关注Saniffe公众号，点击底部菜单栏即可免费获取。如有任何技术问题，也可直接在公众号内留言交流。  

我们之前做过好多期如何使用PAM (power analsysis module)来测试和验证PCIe/NVMe M.2 SSD，尤其是其低功耗L1.2的状况，感兴趣可以翻看一下我们公众号saniffer之前拍摄的视频讲解，例如：【高清视频】如何有效分析笔记本电脑的低功耗？其实，我们的企业级eSSD客户也在大量使用PAM进行企业级SSD功耗测量。消费类M.2 SSD低功耗的考量主要是笔记本/pad等产品的电池技术没有获得突破，但是企业级尽管不考虑这么低的功耗，平时SSD都是随时待命，但是如果可以降低同等I/O性能下面的功耗还是有很大的经济消息，毕竟你如果拿到AI训练和推理的大环境下想想数据中心现在最缺的不是GPU算力卡，而是电力！像之前我们国内第三方Lab益企研究院拿我们的PAM测试了Intel/Solidigm的企业级SSD视频：益企研究院使用Quarch PAM测量企业级SSD省电模式。 我们今天的高清视频就是在实验室里面使用PAM给你做了一个简单展示，如何使用PAM来量测Gen5 U.2 SSD功耗，当然，管理软件QPS (Quarch Power Studio）这块讲解非常简单和基础，如果你想了解PAM使用的QPS的更加详细的内容，可以参考我们之前拍摄的一个大概20多分钟的高清讲解视频：【高清视频】如何监控和快速分析各类接口SSD和PCIe 插卡的功耗、sideband信号？  00:00:00-00:02:42 软件如何连接到PAM 00:02:42-00:03:16 PAM设备信息查看 00:03:16-00:03:46 PAM设备支持的信号 00:03:46-00:12:28 PAM如何开启抓取 00:12:28-00:13:30 PAM视图查看 00:13:30-00:15:28 PAM瞬时值分析 00:15:28-00:16:54 PAM区域统计值查看 00:16:54-00:17:57 PAM分段统计查看 00:17:57-00:20:38 PAM信息标注Annotation 00:20:38-00:22:58 PAM通道synthetic channel 00:22:58-00:25:08 PAM抓取内容保存 00:25:08-00:25:56PAM抓取内容保存(2) 00:25:56-00:28:54 PAM Python开发 我们今天下面的视频综合了： 我们演示的PCIe 5.0 U.2 PAM 视频的讲解内容 Quarch 的PAM + Quarch Power Studio管理软件的功能 我们之前公众号经常讨论过的 U.2 SSD / PCIe SSD / 企业级SSD测试问题 你可以看到，该PAM工具的一个非常突出的特点是具备 PAM同时监控功耗 + sideband信号 的能力，这也是它与普通功耗分析仪一个非常大的区别。   一、背景：为什么需要U.2 SSD功耗与Sideband联合分析 在 AI服务器、企业级存储服务器以及NVMe测试环境中，U.2 SSD仍然是最常见的企业级SSD形态之一。 U.2接口标准： • 连接器：SFF-8639 • 协议：PCIe / NVMe • 通道：PCIe x4 典型应用： • NVMe All-flash array • AI训练数据存储 • 数据中心数据库 • GPU服务器缓存盘 例如： • Samsung PM1743 PCIe 5.0 NVMe SSD • Kioxia CM7 • Solidigm D7 但是在企业级SSD验证过程中，经常会遇到几个问题： 1 功耗问题 企业级SSD在不同状态下功耗差异巨大： 状态 功耗 Idle 3W Mixed IO 10W Full write 20W+ 需要精确分析： • 电压 • 电流 • 瞬时功耗 2 Sideband信号问题 U.2 SSD除了PCIe高速信号外，还包含大量sideband信号： 常见包括： • PERST# • PRSNT# • CLKREQ# • SMBus 这些信号对于： • SSD初始化 • Reset行为 • Power management 都非常关键。 3 企业级SSD调试难点 传统设备通常只能做： • 功耗测试或 • 协议分析 但很难做到： 功耗 + PCIe sideband同步分析 而Quarch PAM正是解决这个问题的工具。 二、Quarch PAM：Power Analysis Module PAM 的全称是： Power Analysis Module 它是一款专门用于 PCIe设备功耗分析与Sideband监测 的设备。 视频中首先展示了PAM管理模块的结构。 PAM前面板包括： • 状态指示灯 • Action灯 • Trigger In / Trigger Out • USB-C连接接口。 其核心作用是： 采集测试治具中的电压、电流、Sideband信号并传输到电脑。 PAM本身只负责： • 数据采集 • 数据打包 • USB / Ethernet传输 数据最终由软件显示。 三、U.2 SSD测试系统结构 视频演示的测试环境是一个简化的PCIe服务器结构。 系统拓扑如下： CPU │PCIe slot │PCIe→ U.2转接卡│PAM U.2Fixture│U.2NVMe SSD 视频使用的SSD： Samsung PM1743 PCIe 5.0 x4 NVMe SSD 转接卡来自： SerialCable PCIe 5.0 U.2 adapter。 在正常情况下： PCIe slot → U.2 SSD 但为了分析功耗，需要插入： PCIe slot →Adapter→ PAM Fixture→ SSD 这个 PAM Fixture 是一个关键部件。 四、PAM U.2 Fixture 的作用 PAM Fixture 的位置： 串接在SSD和U.2接口之间 其功能包括： 1 电压测量 例如： • 12V rail 2 电流测量 实时测量： • SSD瞬时电流 3 功耗计算 软件实时计算： Power=Voltage×Current 4 Sideband信号监测 例如： • PERST • PRSNT • CLKREQ 这些信号通过fixture采集。 5 数据传输 采集的数据通过： 柔性排线 (FPC) 传输到PAM管理模块。 再通过USB或网络发送到PC。 五、Power Studio软件 PAM的数据展示和分析通过软件完成： Quarch Power Studio 软件运行在PC上。 连接方式： • USB • Ethernet。 1 软件界面结构 软件左上角显示： • PAM型号 • Serial number • Fixture类型 例如： 2788Gen5 SFF8639 Fixture 表示： PCIe 5.0 U.2测试治具。 2 Channel选择 Power Studio支持大量通道： 包括： 电压 • 12V • 5V 电流 • rail current 功耗 • power channel sideband • PERST • PRSNT 用户通常只选择自己关注的通道。 六、实时采样能力 Power Studio支持非常高的采样率。 最小采样周期： 4 µs 常见设置： • 16 µs • 100 µs • 1 ms。 在视频中演示使用： 约1.024 ms采样。 采样率越高： • 数据越精细 • 数据量越大 例如： 4µs采样时数据增长非常快。 七、波形分析能力 Power Studio提供类似示波器的功能。 1 Auto Scroll 实时显示数据流。 波形持续滚动。 2 区域放大 用户可以拖动窗口： 选择一段时间 上方窗口自动放大。 3 Summary统计 软件可以统计： • 平均电压 • 平均电流 • 平均功耗 • Sideband状态。 4 Cursor测量 用户可以选择两个点： 计算： ΔtimeΔvoltageΔcurrentΔpower 例如： Δtime =51.2 msΔpower =1.395 W 这种功能在分析： • SSD IO burst • power transient 时非常重要。 八、数据记录与存储 Power Studio支持长时间记录功耗数据。 但需要注意： 1 数据量 采样率越高： 数据量越大。 例如： 4 µs采样 会快速占满磁盘空间。 2 自动停止机制 软件默认设置： 当剩余磁盘空间低于： 520MB 自动停止记录。 3 Recording保存 默认情况下： 关闭软件时可能删除trace。 建议设置： recording结束时提醒保存 避免数据丢失。 九、PAM在U.2 SSD验证中的价值 对于企业级SSD开发和验证来说，PAM有几个关键价值。 1 SSD功耗分析 可以分析： • idle power • IO burst power • write amplification power 特别是： PCIe 5.0 SSD 功耗可以达到： 25W+ 2 Reset行为分析 例如： PERST# 拉低SSD reset功耗变化 可以同时观察。 3 Sideband行为分析 例如： PRSNTCLKREQSMBus 这些信号对服务器SSD非常关键。 4 服务器功耗调试 特别是在AI服务器中： U.2 SSD数量可能： 24/48/96 功耗行为非常复杂。 PAM可以帮助分析： • power spike • idle state • power gating 十、PAM与PCIe Analyzer的互补关系 在企业级SSD调试中通常需要两类工具： 工具 用途 PCIe Protocol Analyzer 协议分析 Quarch PAM 功耗分析 例如： PCIe link training↓NVMe command↓IO burst↓Power spike PAM可以验证： IO行为与功耗变化的关系 十一、总结 Quarch PAM 是目前PCIe生态中非常独特的一类测试设备。 其核心能力是： 同步分析 • 电压 • 电流 • 功耗 • PCIe sideband信号 在 U.2 SSD、NVMe SSD 和 AI服务器验证中具有重要价值。 特别适用于： • 企业级SSD开发 • PCIe设备验证 • 数据中心硬件测试 • NVMe性能调优 对于像你们这样的 PCIe测试工具生态（SanBlaze / SerialTek / Quarch / PCIe Analyzer） 的客户来说： PAM往往是： 功耗验证环节的关键工具。 更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND,新型存储技术NVM（RRAM/ReRAM, FRAM/FeRAM, MRAM, PCM, 3D-NOR, SRAM/DRAM等） DDR5/LPDDR5以及UFS测试方面的问题想咨询，可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本，我们已经整理收录在Saniffer公众号的【白皮书】菜单中。 欢迎关注Saniffe公众号，点击底部菜单栏即可免费获取。如有任何技术问题，也可直接在公众号内留言交流。